资源列表
CPLD-basedfrequencymeter
- 基于CPLD的复杂多功能频率计设计，实现测周期，测频率测占空比的功能-CPLD-based multi-functional and so the design of precision digital frequency meter
CORDIC_FPGA
- 摘要：本文在传统CORDIC算法的基础之上，通过增加迭代次数，对参数进行了优化筛选， 提高了运算精度，使设计出的软核能够在精度要求较高的场合中运行，如实时语音、图 像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理，能够直接兼容大多数处 理器，扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方 式完成了硬件实现。 关键字：CORDIC ,自定义指令, IEEE-754标准化处理。-Abstract: In this paper, ba
xilinxOFDM
- xilinx OFDM书中的完全代码，可参照其中设计整个OFDM系统-xilinx OFDM complete code book can be designed with reference to the OFDM system which
uart
- 自己编写的UART代码，希望大家查考，如果有什么建议请指出。-UART code I have written, I hope you diligently, and if you have any suggestions, please point out.
CUDA-Parallel-Programming-Tutorial
- CUDA programming Tutorial
ELOCK
- 1. 具有密码输入，密码清除，能上锁，开锁，还有密码修改的功能。 2. 密码输入三次错误能自锁，报警的功能。要求上锁，开锁，报警都用发光二极管显示。 3. 输入的数据能够在数码管上显示。 -1. With a password, password clear, can lock, unlock, as well as the password change function. 2. Wrong password three times to self-locking and alar
cpclock
- 能显示时、分、秒的简易数字钟，可以同时在6个共阳极数码管上显示，能实异步清0。代码部分-Can display hours, minutes, seconds, simple digital clock, can in the six common anode LED display, to implement asynchronous to 0. Code section
PLL0
- 简易锁相环设计电路 VHDL 设计语言仿真-full0 full frequency
CPLD_FPGAprogrammablelogicdeviceapplicationsandthe
- CPLD_FPGA可编程逻辑器件应用与开发技术，对学者很有帮助，欢迎大家下载！-CPLD_FPGA programmable logic device applications and the development of technology, useful for scholars, are welcome to download!
zhengzhoueda1
- 用vhdl语言的fsk调制，所有文件都都齐全，只需要打开zhengzhoueda1.qpf就行了-Fsk modulation using vhdl language, all files are complete, just open zhengzhoueda1.qpf on the line
sin
- 用vhdl语言编写的余弦函数，-Vhdl language with the cosine function. . . . . . . .
FJYFP
- 用vhdl语言编写的分频程序，一个50分频，一个100分频，一个19200分频-Written by vhdl divide program, a 50-band, a 100 frequency, a frequency of 19200