CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 3253.54 .55 .56 .57 .58 ... 4323 »
  1. ADAPTIVEFILTER

    0下载:
  2. 采用vhdl代码描述自适应滤波器,具有很好的可参考性,和实用性-Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:725.25kb
    • 提供者:shao
  1. NET2

    0下载:
  2. UDP on De2 Board, Transmit to PC or other Board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.78mb
    • 提供者:Abubaker Badi
  1. frequency_divider

    0下载:
  2. A program to divide input clock frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:736byte
    • 提供者:nirav
  1. cpu

    0下载:
  2. 基于VHDL的单周期cpu开发,网上找的-cpu design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:41.21kb
    • 提供者:shadow
  1. account

    0下载:
  2. 手机话费记录,通过状态机实现不同通话类型的手机话费记录功能-Their phone records, through the state machine to achieve different types of their phone call logging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:930byte
    • 提供者:马松
  1. fourkindmultiply

    0下载:
  2. 给出了几种常用乘法器的设计代码 ,读者通过比较可以得出乘法器的设计方法-Given the design of several common multiplier code, the reader can be drawn by comparing the design method of multipliers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.67kb
    • 提供者:马松
  1. weisuijiganyixulie

    0下载:
  2. 本代码给出了伪随机感应序列的编写方法,练习熟练使用状态机-This code gives the state machine of the divider to prepare and practice skilled use of state machines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.01kb
    • 提供者:马松
  1. shuzhuanglvboqi

    0下载:
  2. 给出了梳状滤波器的编写代码,用于数字信号处理中的滤波器设计-Gives the comb filter to write code for digital signal processing filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.02kb
    • 提供者:马松
  1. dongnandaxuejiangyi

    0下载:
  2. 东南大学课程学习讲义 供大家参考学习 比较经典的讲义-Southeast University lecture courses for your reference to learn more classic lectures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:580.05kb
    • 提供者:马松
  1. CIC_Moore

    0下载:
  2. It is a complete project of Cache Interface Controller programmed in VHDL using the logic of Moore State Machine
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-19
    • 文件大小:352.61kb
    • 提供者:Mr J
  1. Verilog

    0下载:
  2. verilog快速入门--FPGA-verilog quick start- FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:360.37kb
    • 提供者:caoxiaohua
  1. fpgacpld

    0下载:
  2. FPGA/CPLD开发教程,可以作为入门级学习资料。-The PDF file of CPLD,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32mb
    • 提供者:王斌
« 1 2 ... .48 .49 .50 .51 .52 3253.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com