资源列表
FPGA_experiment_new
- 关于ＦＰＧＡ开发的实验例程，ｖｅｒｉｌｏｇ相关-Experiments on the FPGA development routines, verilog-related
VHDL-tutorial
- 就是VHDL的一个东西，我也不知道是干什么的，我以前下载的，传上去吧，因为我要用别的东西。。。。。我不是学软件的。。。。等我在有好东西，我在传上来，这个也是好的东西，-VHDL is one thing, I do not know what, I previously downloaded, and pass on the go, because I use something else. . . . . I' m no software. . . . Waiting for me th
FPGA_verilog
- 资料包含无线通信FPGA设计代码，使用VERILOG语言编写-Information includes wireless communications, FPGA design code, the use of VERILOG language
8051core
- 基于FPGA的8051内核，不过不是最简的，需要自己删除些元件-8051 core based on FPGA
parallel_flash_memory_uart_programmer
- for intel parallel flash acce-for intel parallel flash access
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
trelisstd
- vhdl coding for testing viterbi
FreqMeterAuto
- 能实现自动量程切换的数字频率计数器，可根据输入信号频率实现量程切换，具有7个档位，测频范围由系统时钟和FPGA实现芯片决定-Automatic Digital Frequency Meter
DDS_Timing
- 数字频率合成器DDS，具有和单片机接口的直接数字频率合成器的FPGA实现代码（Verilog）-Digital Frequency Synthesizer
deccount2.5
- 本程序为利用VHDL语言完成的小数倍分频电路设计程序-fenpindianlu
treedivf
- 三分频电路设计，采用VHDl语言完成的，希望对初学者有帮助-sanfenpin
S6_LCD_VHDL
- LCD的vhdl语言编写的程序，实现lcd的控制-lcd