CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 3256.57 .58 .59 .60 .61 ... 4323 »
  1. SD_Text

    0下载:
  2. 一个基于nois iiSD-LCM电子相册的IDE IP软核控制程序-Nois iiSD-LCM-based electronic album IDE IP soft core control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.14kb
    • 提供者:madoudou
  1. cpu8bit

    0下载:
  2. 这是一个计算机组成原理综合性实验:设计8位cpu。该cpu是8bit的代码,包含有4个寄存器,一个存储器,还有alu以及控制器。一共可以实现16条指令。-This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:759.2kb
    • 提供者:陈飞飞
  1. up_down_counter

    0下载:
  2. the code is written by verilog HDL, and present a kind of up-down counter to realize triangle carrier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:417.72kb
    • 提供者:宫杰
  1. clk_div_50

    0下载:
  2. a kind of frequently used frequency divider as the divider factor is 50 in the code, you can change it as your wish.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:351.5kb
    • 提供者:宫杰
  1. Fmeter

    0下载:
  2. 基于FPGA的VHDL程序,实现双精度频率计功能,包括频率计数、测量占空比等-FPGA-based VHDL procedures to achieve double-precision frequency meter functions, including frequency counting, measuring duty cycle, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:365.84kb
    • 提供者:杨志超
  1. VGA_chinese_show

    0下载:
  2. 利用Verilog语言设计,在VGA上进行汉字显示,效果良好。-Using the Verilog language design, VGA on the character display, with good results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:541.06kb
    • 提供者:蒲公英
  1. Reg_16

    0下载:
  2. 用Verilog语言实现简单的16位状态机-Use Verilog language to design a 16 state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:16.6kb
    • 提供者:Wing
  1. coa

    0下载:
  2. 在Modelsim中实现类MIPS多周期流水化处理器-In Modelsim achieve class multi-cycle pipelined processor MIPS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:445.68kb
    • 提供者:Wing
  1. StopWatch

    0下载:
  2. 在Modelsim6.3c中编码,与Virtex-II Pro开发板连接实现秒表功能-In Modelsim6.3c encoding, and Virtex-II Pro development board to achieve a stopwatch function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:5.23kb
    • 提供者:Wing
  1. fifo

    0下载:
  2. 在Modelsim6.3c中实现同步fifo-In Modelsim6.3c achieve synchronous fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:15.75kb
    • 提供者:Wing
  1. fpga_counter

    1下载:
  2. 光栅尺的计数,串口发送与继电器控制程序,无线通信-Grating count, serial transmission
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-21
    • 文件大小:565kb
    • 提供者:吴晓成
  1. vga_clorbar

    0下载:
  2. VGA显示彩条程序,主要功能是VGA的视频驱动-VGA display color bar program, main function is to VGA video driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:264.7kb
    • 提供者:hanbo
« 1 2 ... .51 .52 .53 .54 .55 3256.57 .58 .59 .60 .61 ... 4323 »
搜珍网 www.dssz.com