CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 3254.55 .56 .57 .58 .59 ... 4323 »
  1. lab05

    0下载:
  2. edk xilinx官方提供的学习资料 非常适合初学者 进步很快-edk xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:619.41kb
    • 提供者:xiaoxu
  1. lab06

    0下载:
  2. edk xilinx官方提供的学习资料 非常适合初学者 进步很快-edk xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:593.87kb
    • 提供者:xiaoxu
  1. 09_uart2

    0下载:
  2. PC机上开串口调试助手,发送一个字符到开发板(中间通过串口线相连) FPGA收到字符后,回发给PC机上,在串口助手上显示-Open on the PC serial debugging assistant, send a character to the development board (the middle line connected through the serial port) FPGA received character, sent back to the PC, is d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:603.92kb
    • 提供者:meiqiujun
  1. 11_lcd1602

    0下载:
  2. 本实验是用LCD1602显示英文 显示“HELLO WORLD!”-This experiment is displayed in English with the LCD1602 display " HELLO WORLD!"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:68.78kb
    • 提供者:meiqiujun
  1. 12_lcd12864

    0下载:
  2. 本实验是用LCD12864显示英文 显示 Our FPGA EDA NIOS II SOPC FPGA-This experiment is shown in English with LCD12864 display Our FPGA EDA NIOS II SOPC FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:849.75kb
    • 提供者:meiqiujun
  1. 14_tlc549adc

    0下载:
  2. 利用状态机实现对TLC549的采样控制,实验时可调节电位器RW1(在开发板底板左下角),改变ADC 的模拟量输入值,数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压, 然后与读取到的数据比较一下。注意:数码管显示的数据不是最终结果,还需要转换。-Using the state machine to achieve the TLC549 sampling control, experiment adjustable potentiometer RW1 (development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:581.66kb
    • 提供者:meiqiujun
  1. 13_vga256

    0下载:
  2. 连接开发板的VGA接口和电脑液晶屏, 即可显示640*480分辨率下的256种色彩-Development board connected to the computer' s VGA port and LCD screen, you can display 640* 480 resolution, 256 colors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:718.37kb
    • 提供者:meiqiujun
  1. UART

    1下载:
  2. FPGA实现串口的收发,可以改波特率。Verilog HDL语言-FPGA Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:858.2kb
    • 提供者:kuangbin
  1. Xilinx-ISE9.x-FPGA_CPLD(source).RAR

    0下载:
  2. Xilinx ISE9.x FPGA_CPLD一书的例程代码-Xilinx ISE9.x FPGA_CPLD a book routines code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.19mb
    • 提供者:杨树
  1. FPGA_of_CMI

    0下载:
  2. 基于FPGA的CMI编码和解码程序,采用VHDL语言设计,通过了仿真验证。-FPGA-based CMI coding and decoding procedures, using VHDL language design, through simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4.32kb
    • 提供者:王东
  1. pingball

    0下载:
  2. 带声音的弹球小游戏,课余设计,使用VHDL-Pinball game with sound
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.08mb
    • 提供者:wenjia
  1. shuzhizhong

    0下载:
  2. 实现时钟显示,各个模块代码都有,对提高VHDL有帮助-Achieve clock display, each module has a code, help to improve the VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:173.97kb
    • 提供者:蒋礼根
« 1 2 ... .49 .50 .51 .52 .53 3254.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com