CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3365.66 .67 .68 .69 .70 ... 4323 »
  1. CPFSK

    0下载:
  2. CPFSK调制的相关资料文档,有一定的参考意义。-CPFSK modulation information documents, there is a certain reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:565.13kb
    • 提供者:niuniu
  1. design_and_analysis_of_the_Intelligence_Responder.

    0下载:
  2. 智力抢答器设计与vhdl代码实现 系统仿真/硬件验证 -design_and_analysis_of_the_Intelligence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:496.32kb
    • 提供者:钱阔
  1. taxi

    0下载:
  2. 出租车计费器,用以实现出租车计费的小程序,用VHDL编程实现-Taxi meter, used to achieve a small taxi billing procedures, using VHDL programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:36.45kb
    • 提供者:天空
  1. sine_wave_generator_using_FPGA_implementation

    0下载:
  2. 该资料介绍了用FPGA实现正弦波发生器,原理是利用内置rom表,通过查询的方式实现输出,然后经过外部DAC输出,频率达到1MHz-The information on the sine wave generator using FPGA implementation, the principle is the use of built-in rom form, by querying the means to achieve the output, and then an external DA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.09mb
    • 提供者:陈振林
  1. biaojueqi

    0下载:
  2. 通过VHDL实现一个三人表决器,两个或者两个以上人投票,择通过,否则,无法通过-VHDL implementation through a three-person voting machines, two or more than two votes, whichever is adopted, otherwise, can not
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:181.23kb
    • 提供者:李智
  1. 2

    0下载:
  2. 利用maxplus2完成 1、 完成带时、分、秒显示的24h计时功能; 2、 能完成整点报时功能,要求当数字钟的分和秒计数器计到59min52s时,驱动音响电路,四高一低,最后一声高声结束,整点时间到; 3、 完成对“时”和“分”的校时,并能对秒计数器清零。 -Use maxplus2 completed one complete with hours, minutes, seconds, show 24h time functions 2, can complete the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:164.53kb
    • 提供者:小余同学
  1. Taiwan_wafer_VHDL_training_materials

    0下载:
  2. 台湾晶元内部VHDL培训资料 大量c语言例程 讲解主要为英文 少量繁体中文-Taiwan wafer training materials, a large number of c within the VHDL language routines deal mainly with a small amount of English Traditional Chinese
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.85mb
    • 提供者:郎海默
  1. display

    0下载:
  2. 点阵显示。利用VHDL语言描述-Dot-matrix display. Described using VHDL language. . . . . . . . . ,. . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:175.43kb
    • 提供者:shaozhiming
  1. state_machine

    0下载:
  2. 序列选择器的VHDL程序,序列选择器的VHDL程序-VHDL programs sequence selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:264.88kb
    • 提供者:qinchengyu
  1. vhdl

    0下载:
  2. vhdl代码串口的实现,每个部分的代码别写好了,元件例化一下即可用,-my english is poor ,i hope this make you understand and help you this is Serial implementation vhdl Categories:hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:8.93kb
    • 提供者:hs
  1. traffic

    0下载:
  2. 交通灯的控制,很简单的一个东西而已,仅用来开通账户-Traffic light control, a very simple things, you know, only used to open accounts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:683byte
    • 提供者:单鹏辉
  1. VHDL-PCI

    0下载:
  2. PCI 源码 vhdl 非常好的东东 哈哈 -PCI vhdl very good ! haha haha haha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:27.24kb
    • 提供者:朱根生
« 1 2 ... .60 .61 .62 .63 .64 3365.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com