CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 2720.21 .22 .23 .24 .25 ... 4323 »
  1. i2c_slave

    0下载:
  2. 使用verilog语言实现I2C Slave功能模块,带有地址匹配和8位寄存器和8位数据读写。-verilog HDL I2C Slave function module with address matching and eight 8-bit data registers and write.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:372.56kb
    • 提供者:joans
  1. Lecture_COE_341_071_6

    0下载:
  2. Know how of CRC polynomial calulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:372.57kb
    • 提供者:renjith
  1. XILINX-FPGA-Startup-Tutorial

    0下载:
  2. shows how to USE Verilog to program Flash LED1-shows how to USE Verilog to program Flash LED1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:372.68kb
    • 提供者:ashley
  1. Dynamic-display-of-Lattice

    0下载:
  2. 能够实现汉字点阵的动态显示,如左右移动等-Dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:372.69kb
    • 提供者:wxt
  1. NIOS-II-wuxian-IP

    0下载:
  2. 基于双NIOS II 的IP 无线收发机_july_3.pdf-NIOS II of the IP based on dual transceiver _july_3.pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:372.9kb
    • 提供者:周勇
  1. DDS-TEST-4

    0下载:
  2. 用FPGA实现DDS,有正弦,三角,方波,方波可调占空比,频率可调。能做到100K左右。-Using FPGA DDS, a sine, triangle, square, adjustable duty cycle square wave, frequency adjustable. Can do about 100K.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:372.96kb
    • 提供者:刘懿锋
  1. ADC实验

    0下载:
  2. 基于stm32开发平台的,模拟ad采样程序设计,可直接下载使用(stm32 zhijiexiazaishiyong)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:373kb
    • 提供者:niaowang
  1. FinitStateMashine

    0下载:
  2. implement finit state machine for finding "1010" pattern in a bit stream,there might be several after each other and also use one-hot state in modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:373.03kb
    • 提供者:sa
  1. electricdesign

    0下载:
  2. 用硬件电路实现简单音乐播放,基于Quartus平台。-The hardware circuit with simple music player, based on Quartus platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:373.05kb
    • 提供者:Fantasy
  1. serial_detector

    0下载:
  2. 分别用行为级和门级VHDL的编程方法实现序列检测功能,程序清晰简单,是初学者很好的材料-Were treated with behavioral and gate-level VHDL programming sequence detection methods, procedures clear and straightforward, is a good material for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:373.09kb
    • 提供者:陈涛
  1. digital-clock

    0下载:
  2. vhdl文件,实现数字钟,以及其顶层设计图-This package contains the VHDL file, can realize the digital clock, contains the top-level design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:373.11kb
    • 提供者:Jack
  1. LCD12864

    0下载:
  2. LCD12864汉字显示,用Verilog实现控制LCD12864显示汉字-LCD12864 Chinese character display, using Verilog achieve control LCD12864 display Chinese characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:373.2kb
    • 提供者:jimm
« 1 2 ... .15 .16 .17 .18 .19 2720.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com