CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 2798.99 .00 .01 .02 .03 ... 4323 »
  1. jtd

    0下载:
  2. EDA(VHDL)开发的交通灯设计,经过测试检验,正常运行。-EDA (VHDL) development of the traffic light design, tested and tested and normal operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:411.04kb
    • 提供者:开放
  1. 24_LCD12864_DISPLAY

    0下载:
  2. 基于altera公司的fpga的lcd12864显示字符汉字的模块,模块接口简单易于复用。-Altera fpga-based company s lcd12864 display kanji character module, the module interface is simple and easy to reuse.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:411.05kb
    • 提供者:赵振超
  1. ourdev_219600

    0下载:
  2. VHDL I2C程序 VHDL I2C程序-VHDL I2C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:411.08kb
    • 提供者:wzh
  1. fpga-report

    0下载:
  2. 4-way traffic light control system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:411.18kb
    • 提供者:sohaib1272
  1. 8051VHDL

    0下载:
  2. 一个C8051 内核的VHDL程序源代码-C8051 core of a VHDL source code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:411.24kb
    • 提供者:ydx
  1. source

    0下载:
  2. altera DDR3 逻辑测试代码,这是工程实际调试好的代码,保证能用。-altera DDR3 vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:411.27kb
    • 提供者:ww
  1. FPGA-based-embedded-system-design

    0下载:
  2. 基于FPGA的嵌入式系统设计-FPGA-based embedded system design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:411.29kb
    • 提供者:
  1. vga

    0下载:
  2. vga,视频显示源代码,很好用,自己在板子上看看,我用了成功了。-vga, video display source code, very good, and their look on the board, I used a success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:411.31kb
    • 提供者:廖飞
  1. TrafficLightController

    0下载:
  2. It s a vhdl program. Simulates a traffic light controllet using a Cyclone II FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:411.39kb
    • 提供者:Ferdinando
  1. stereo_vision

    0下载:
  2. Stereo-Vision circuit descr iption, Aug 2002, Ahmad Darabiha This design contains four top level circuits: sv_chip0.vhd, sv_chip1.vhd, sv_chip2.vhd and sv_chip3.vhd each of them built by one Virtex2000E fpga chip. This design is hierarchical an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:411.4kb
    • 提供者:junsung
  1. demo3

    0下载:
  2. 双通道PWM信号发生器,Verilog编写,带时能输出端-PWM TRANCER by verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:411.48kb
    • 提供者:金怡胜
  1. FPGA-verilog-LCD-display

    0下载:
  2. FPGA实现LCD显示文字,是利用verilog HDL实现的,非常适合初学者,简单易懂。可以用来开发与此类似的功能-FPGA Implementation of LCD display text, is implemented using verilog HDL, is ideal for beginners, easy to understand. Can be used to develop and function like this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:411.58kb
    • 提供者:范范
« 1 2 ... .93 .94 .95 .96 .97 2798.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com