CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 3170.71 .72 .73 .74 .75 ... 4323 »
  1. Multiplier-shifter-design-tradeoffs-in-a-32-bit-m

    0下载:
  2. excellent paper which is about the design of MIPS Architecture in the field of computer science and technology
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:729.44kb
    • 提供者:trial6
  1. final_10

    0下载:
  2. 10. 對於按鍵輸入密碼鎖,假設reset後,七節燈管顯示「0」,而且使用sw1、sw2二個按鍵輸入,只要按下sw1鍵,都會讓七節燈管顯示值以每秒之速度加「1」,但放開sw1鍵後就停止。-10. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2 two key input, as long as
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:729.52kb
    • 提供者:samaria
  1. DDSsinROMsample.rar

    0下载:
  2. fpga DDS ROM数据正弦波形正半周采样程序,fpga DDS ROM sinusoidal waveform is a half weeks of data sampling procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:729.56kb
    • 提供者:caixiang
  1. miaobiao

    0下载:
  2. quartusii软件仿真实验代码 秒表 24小时计时-quartusii software simulation code stopwatch 24 hour time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:729.56kb
    • 提供者:张惠
  1. VHDL_VerilogHDL

    0下载:
  2. VHDL与Verilog语言的简明教程,介绍了用这两种语言进行硬件设计的基本方法与思路。-VHDL and Verilog language concise tutorial on using both hardware design language of the basic methods and ideas.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:729.75kb
    • 提供者:zw1292
  1. InfraredPort

    0下载:
  2. 实现红外接收的源码,能够从端口获得所接收到的红外数据。采用QuartusII实现,可以直接连接NiosII。-The source for infrared receiver, from the port to the received infrared data. Using QuartusII achieve, can be connected directly NiosII.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:729.78kb
    • 提供者:hlcheng
  1. ijaerv12n19_122

    0下载:
  2. This work presents the principle of the command MPPT. The most used control techniques in the MPPT control are reviewed and studied, such as: observation and disturbance (O & P) and incrementation of conductance (IC). The objective of this st
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:730kb
    • 提供者:Zimozine
  1. 00

    0下载:
  2. i2c源代码,值得一看,欢迎大家下载,谢谢关顾。-i2c source code, worth a visit, welcome you to download, thank you care.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:730.05kb
    • 提供者:LJ
  1. ispdown

    0下载:
  2. 开发板管脚以及下载工具 开发板管脚以及下载工具-Development board pin and download tool development board pin and download tool development board pin and download tool
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:730.11kb
    • 提供者:林月乐
  1. FPGATIMEING

    0下载:
  2. TIMING LEARNING -TIMING LEARNING
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:730.2kb
    • 提供者:acer
  1. shuzizhongdevhdl

    0下载:
  2. 用vhdl写的电子钟的源代码 可供初学vhdl者使用-use vvhdl write dianzizhong yuandaima gongchuxueshiyong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:730.27kb
    • 提供者:吴红梅
  1. FPGA

    0下载:
  2. FPGA应用开发 触发器与计数器的设计 这是实验程序 其中包括源码与实验步骤-FPGA application development triggers and counters, which is the experimental design process, including source code and experimental procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:730.29kb
    • 提供者:杨依宁
« 1 2 ... .65 .66 .67 .68 .69 3170.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭