CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 3224.25 .26 .27 .28 .29 ... 4323 »
  1. 9-multiple-9

    2下载:
  2. quartus II 下 VHDL实现 九九乘法表-Quartus II VHDL 9 multiple 9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:800.16kb
    • 提供者:hp
  1. VGA

    0下载:
  2. 相关的VGA设计知识与实例。设计时需要的话可以参照参照-VGA related design knowledge and examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:800.23kb
    • 提供者:李婷婷
  1. ipcore

    0下载:
  2. quartus8.0的LPM参数化宏模块ipcore应用-quartus8.0 the LPM parameterized macro module ipcore application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:800.24kb
    • 提供者:danny
  1. LCD1602

    0下载:
  2. 用Verilog HDL语言编写的LCD1602液晶显示器的驱动程序。-Using Verilog HDL language LCD1602 LCD display driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:800.35kb
    • 提供者:孟祥龙
  1. parall_ad_da

    0下载:
  2. 在和众达SEED—XDTK平台上,基于XC4VSX25的 平行模数,数模转换程序-In and Jones SEED-XDTK platform, based on the parallel XC4VSX25 modulus, digital-analog conversion process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:800.51kb
    • 提供者:hechao
  1. CST_-_hokej

    0下载:
  2. VHDL school work. Display ice-hockey scores and time on 7seg display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:800.59kb
    • 提供者:thomas810
  1. DDS.rar

    4下载:
  2. FPGA控制AD9854的源文件,verilog,附有简单文档。,FPGA to control the AD9854 source file, verilog, with a simple document.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-08
    • 文件大小:800.7kb
    • 提供者:柴佳
  1. ARM_ALU

    0下载:
  2. ARM ALU设计,包含相应的VHDL文件及设计所用到的Visio图。-ARM ALU design, the VHDL file that contains the appropriate use and design of the Visio diagram.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:800.83kb
    • 提供者:康衡
  1. uartverilog

    0下载:
  2. verilog hdl FPGA vga时序显示经典源程序 很实用的-verilog hdl FPGA vga display timing source code very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:800.91kb
    • 提供者:杨泽钰
  1. VHDL

    0下载:
  2. 基于VHDL语言的交通灯设计:通过状态机设计实现交通灯的红黄绿三种灯显示.其功能包括:红绿黄灯显示,倒计时功能,测试功能,手动控制功能.-Based on VHDL design of traffic lights: red, yellow, and green traffic lights, three lights through the state machine design features include: red, green, yellow, countdown function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:801.1kb
    • 提供者:小雪
  1. ML605_uart

    0下载:
  2. 本案例是开发xinlinx ml605 FPGA上使用UART通信的简单例程-This case is the development of the xinlinx ml605 FPGA UART communication using simple routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:801.23kb
    • 提供者:xiacheyun
  1. Cours-3

    0下载:
  2. this document describes the conception with vhdl-ams-this document describes the conception with vhdl-ams
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:801.54kb
    • 提供者:amina
« 1 2 ... .19 .20 .21 .22 .23 3224.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭