CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 3224.25 .26 .27 .28 .29 ... 4323 »
  1. VGA

    0下载:
  2. 基于FPGA驱动VGA的VHDL语言,主要是详细的代码-Drive VGA FPGA-based VHDL language, the detailed code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:6.24kb
    • 提供者:刘超
  1. 7_lan

    1下载:
  2. FPGA 网口通信驱动 采用寄存器操作 已经通过验证-FPGA driver for lan port,operating on rejisters,tested successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.24kb
    • 提供者:肖申克
  1. Hamming

    0下载:
  2. HAMMING CODE IN VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.23kb
    • 提供者:dan
  1. Muxer.tar

    0下载:
  2. Multiplexer module for MIDI controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.23kb
    • 提供者:nightmist
  1. spiflash_ctrl

    1下载:
  2. VHDL 语言实现的SPI FLASH的读写-VHDL language to read and write of the SPI FLASH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.23kb
    • 提供者:李天鸿
  1. 8-p-fft

    1下载:
  2. 基于FPGA和CORDIC算法的8点FFT-8-point FFT based on FPGA and CORDIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:6.23kb
    • 提供者:庞清平
  1. 7

    0下载:
  2. 调用总共四个计数器(两个六进制,两个十进制,六进制计数器可由实验五的程序做简单修改而成)串起来构成异步计数器,计数器的值,通过实验九串行扫描输出。用1Hz连续脉冲作为输入,这样就构成一个简单的1h计时器。带一个清零端。 输入:连续脉冲,逻辑开关;输出:七段LED。 -Called a total of four counters (two six-band, two decimal, hexadecimal counter by six experimental procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:6.23kb
    • 提供者:李小勇
  1. uart_loopback

    0下载:
  2. uart loopback and test bench .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.23kb
    • 提供者:borhan
  1. 8bit-computer

    0下载:
  2. 该文件夹是全套8位单片机的主要核心部分的仿真后的原始代码,能正常使用-The folder is the original code, can be used normally after the simulation of the core part of a full set of 8-bit microcontrollers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:6.23kb
    • 提供者:pxxiu
  1. task3

    0下载:
  2. Simple adder used to show functionality of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:6.22kb
    • 提供者:orionbhmth
  1. multi8x8

    0下载:
  2. 用VHDL设计应用移位相加原理的8位乘法器,使用QuartusII仿真验证。-VHDL design applications with the principle of adding 8-bit shift multiplier, using QuartusII simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:6.22kb
    • 提供者:李晓
  1. iicverilog

    0下载:
  2. i2c 源代码,i2c的功能实现,给初学者一定的参考-i2c source code, a reference for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.22kb
    • 提供者:xin
« 1 2 ... .19 .20 .21 .22 .23 3224.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭