资源列表
coding
- 关于verilog编码风格的规范，从多个方面进行阐述-Regarding the specification of the Verilog coding style, described from multiple aspects
Advanced_verilog_coding
- 高级verilog编程实现讲义，全英文讲义 -Senior verilog programming lecture notes, handouts in English
EDA
- EDA实验序列信号检测器和模可变计数器，工程文件和VHDL文件-EDA test sequence signal detector and variable-counter model, project files and VHDL files
fpga-dm9000a
- 一个项目工程，硬件包含XINLINX FPGA，配置FLASH，串口，SDRAM,与以太网芯片DM9000A，实现数据采集，以太网传输，电路验证完全正确，请放心使用，SPARTAN 3E 的BGA引脚320个，不容易布板，可以参考使用的。要FPGA实现网络通信也可以参考电路，B因为产品升级了所以公开原来的电路的。 -A project engineering, hardware contains XINLINX FPGA, configuration FLASH, serial port, SD
ISE_chinese_user_guide
- Xilinx—ISE的中文使用说明，写的很简单，但对于入门者很实用。看过市面上很多Xilinx的书，发现很多都是在这本书的基础上稍加改写，。
texample1
- 32-bit shifter, 32-bit.Very goog as a study file.-32-bit shifter, shifter, 32-bit.Very goog as a study file.
ADC_DAC_V2.0_EP2C35Q240C8
- 基于vhdl的AD DA 高速转换，EP3C25Q240-Based vhdl of AD DA conversion speed, EP3C25Q240
OCM12864
- 含有12864LCD 的正确使用方法，以及指令的设置-12864LCD contain the proper use of methods, as well as set up commands
DLX-pipeline-in-verilog
- verilog实现DLX指令集5段流水线-5 stage DLX pipeline implemented in verilog
24chdetcpld
- CPLD 24个通道循环检测有时序可控制反馈回路时间差-24-channel detector has a feedback loop to control the timing
EasyFPGA060_Routine_Decoder
- EasyFPGA060 编码器实验及文档-EasyFPGA060 Encoder test and documentation
E0242636
- slndvksjdn lsjdnvlkskndlkj lksjdbnkvljsnl