CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .75 .76 .77 .78 .79 3280.81 .82 .83 .84 .85 ... 4323 »
  1. mem_stick

    0下载:
  2. Sony - memory stick pro controller (verilog)-Sony- memory stick pro controller (verilog)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:890.75kb
    • 提供者:curliph
  1. VgaSnake

    1下载:
  2. 贪吃蛇+vga显示。有暂停、继续功能。Xilinx开发-Snake+ vga display. Pause, continue to function. Xilinx development
  3. 所属分类:VHDL编程

    • 发布日期:2016-06-13
    • 文件大小:890.78kb
    • 提供者:曾怿竞
  1. ryy_uart_mult

    0下载:
  2. RS232串口驱动程序,应用于cyclone 1c12,发送和接收都有-RS232 serial port driver, used in the cyclone 1c12,including send and receive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:890.84kb
    • 提供者:任艳阳
  1. ddr_ddr2_sdram9.0

    1下载:
  2. altera 公司提供的ddr_ddr2_sdram9.0,DDR2 SDRAM 源代码-altera provided ddr_ddr2_sdram9.0, DDR2 SDRAM source code
  3. 所属分类:VHDL编程

    • 发布日期:2012-10-30
    • 文件大小:891.02kb
    • 提供者:tiantian
  1. Advanced_verilog_coding

    0下载:
  2. 关于verilog编程的一个不错的pdf,针对有一定经验的编程者。-advanced verilog coding manual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:891.24kb
    • 提供者:tree
  1. clk

    0下载:
  2. 此程序句有多个clk去控制数据的传输,由于两个时钟不同,需要去经协调-iclk oclk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:891.27kb
    • 提供者:陈利锋
  1. fft_test

    0下载:
  2. 用vhdl编写的FFT的代码,很全,很强大.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:891.32kb
    • 提供者:fangyingjie
  1. USB11Core

    0下载:
  2. FPGA设计的USB1.1IP Core,说明文档也在里面了-FPGA design USB1.1IP Core, documentation is also inside the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:892.14kb
    • 提供者:why
  1. addcharacter

    0下载:
  2. 字符叠加,在视频上叠加显示时间和汉字,并能控制移动-Character overlay, superimposed on the video display of time and characters, and can control the movement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:892.74kb
    • 提供者:张振
  1. myfpga

    2下载:
  2. 这个是经典的FPGA的相关的乘法器,除法器的代码,还有别的可用的资料,都是网络上攒的,并且真的是非常经典-This is a classic of the relevant multiplier divider FPGA code, as well as other available information, are saved on the network, and really is very classic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:892.74kb
    • 提供者:lihui
  1. async_reset_dff

    0下载:
  2. 异步复位的D触发器 vhdl fpga xilinx spartan-3e-D flip flop async-reset vhdl fpga xilinx spartan-3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:892.75kb
    • 提供者:朱飞亚
  1. Deco7seg

    0下载:
  2. uso de display en lenguaje VHDL
  3. 所属分类:VHDL-FPGA-Verilog

« 1 2 ... .75 .76 .77 .78 .79 3280.81 .82 .83 .84 .85 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭