CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 3307.08 .09 .10 .11 .12 ... 4323 »
  1. FPGAdesign

    0下载:
  2. 这是一本介绍FPGA设计过程中关键问题的资料书,对参加面试或工程设计有一定帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:945.02kb
    • 提供者:杨国超
  1. edivider

    0下载:
  2. 将数据进行偶数分频,里面有测试文件,可以测试输出的信号-The data divided by an even number, there are test files, you can test the output signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:945.18kb
    • 提供者:张丽丽
  1. FPGA--Experience

    0下载:
  2. FPGA经验谈 如何更好的进行数字电路设计,你在在这个文档中找到答案 -FPGA Experience Digital circuit design experience to share,How to better design for digital circuit design and you will find the answer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:945.18kb
    • 提供者:ppp
  1. ise

    0下载:
  2. 实现两个2位二进制数的相加,两个数A和B分别对应于板子上的(SW3,SW2)和(SW1,SW0),其中SW3,SW1为高位。BTN 设计微处理器基本输入输出系统,North (V4) 按键为运算执行键。当BTN North按下时,两数相加的结果将通过LD3~LD0显示,其中LD3为最高位,LD0为最低位。同时,超级终端上也会输出计算结果。-Design microprocessor basic input output system, the sum of two 2-bit binary nu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:945.35kb
    • 提供者:王先生
  1. AD

    0下载:
  2. 详细的介绍了A/D转换原理,A/D芯片资料。-Detail A/D principle, A/D chip information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:945.67kb
    • 提供者:王先生
  1. DSD_assignment

    0下载:
  2. FPGA作业,宦飞主讲老师,上海交通大学-FPGA operations, official flying speaker teachers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:945.87kb
    • 提供者:史婕茹
  1. wbspec_b4.pdf

    0下载:
  2. Wishbone interface, for development of system on chip interfaces
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:946kb
    • 提供者:Ammar
  1. MyState

    0下载:
  2. 这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成vhdl代码的详细内容-The experimental class teachers and students to use examples. Matlab simulink simulation on the use of state machine and generates VHDL code details
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:946.26kb
    • 提供者:张三
  1. VerilogUart

    0下载:
  2. UART 串口通信模块,Verilog 实现。已在Microsemi Actel FPGA A3PE1500 硬件验证通过。-UART serial communication module, Verilog implementation. Verified by Microsemi Actel FPGA A3PE1500 hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:946.45kb
    • 提供者:
  1. noisII_4

    0下载:
  2. 这是基于FPGA的SOPC嵌入式系统的第四个实例。很不错-FPGA-based SOPC is the fourth instance of embedded systems. Very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:946.61kb
    • 提供者:steef
  1. DDRsdram2

    0下载:
  2. 一个DDR2 的控制器源码,它是由LATTICE的编译器生成。-A DDR2 controller source code, which is generated by the compiler LATTICE.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:946.82kb
    • 提供者:召唤
  1. Led_burnflash

    0下载:
  2. 本源码为led闪烁实验 经本人测试 功能正常 -The source code for the flash experiments led by my test function was normal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:946.88kb
    • 提供者:shawn43
« 1 2 ... .02 .03 .04 .05 .06 3307.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭