CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 3350.51 .52 .53 .54 .55 ... 4323 »
  1. multiplier-experiment

    0下载:
  2. 周立功Fusion StartKit,fpga开发板的实验例程,恒定系数乘法器实验-The ZLG Fusion StartKit, fpga development board test routines, the constant coefficient multiplier experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1mb
    • 提供者:xyz
  1. cmult

    0下载:
  2. 复乘法器的FPGA实现, 希望对初学者有帮助 -Complex Multiplier FPGA to achieve, and they hope to help beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1mb
    • 提供者:shirley
  1. cpu

    0下载:
  2. 16位的CPU的VHDL程序~~还有附加的生成波形,可以应用于课程设计中-16-bit CPU, VHDL ~ ~ There are additional procedures for generating waveforms, can be applied to curriculum design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1mb
    • 提供者:liuying
  1. MAC

    0下载:
  2. Verilog code for MAC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1mb
    • 提供者:dheeru
  1. vgachar

    0下载:
  2. verilog 写的VGA字符显示程序。-verilog VGA character display program written.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1mb
    • 提供者:刘慧
  1. pid

    0下载:
  2. 用现在可编程门阵列完成比例积分控制,可应用于电机转速的智能控制。-Programmable gate arrays now done with proportional-integral control, motor speed can be applied to intelligent control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1mb
    • 提供者:林积分
  1. ztj

    0下载:
  2. 各种类型的状态机,单双进程,mealy,moore值得你拥有-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.01mb
    • 提供者:zhu8qing
  1. multi-wave-creator

    1下载:
  2. 基于FPGA的多波形发生器(编程环境QuartusII6.0)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.01mb
    • 提供者:朱旋风
  1. freqm

    0下载:
  2. 以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计,采用在一定时间内对数字脉冲计数的方法,可直接测量TTL电平的数字脉冲信号的频率、周期和脉宽。其他一些信号可经过信号预处理电路变换后测量。 量程:1Hz~999999Hz 输入信号:(1)TTL电平数字脉冲信号;(2)方波/正弦波,幅度0.5~5V 显示:七段数码管显示频率(Hz)和周期/脉宽(us) 控制:两个拨码开关切换三种工作模式:测频率,测周期,测脉宽-Frequency Counter realize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.01mb
    • 提供者:tom
  1. fwcode

    0下载:
  2. high-level data link control procedure VERILOG CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1.01mb
    • 提供者:sat
  1. cunshiboqi

    0下载:
  2. 采用高速AD的存储示波器设计,基于EP1C3板GWADDA板存储示波器,内有说明文件
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.01mb
    • 提供者:姚大雷
  1. FFTProcessor

    0下载:
  2. IP CORE .VERY GOOD AS A STUDY FILE-IP CORE. VERY GOOD AS A STUDY FILE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.01mb
    • 提供者:lijun
« 1 2 ... .45 .46 .47 .48 .49 3350.51 .52 .53 .54 .55 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭