CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 3455.56 .57 .58 .59 .60 ... 4323 »
  1. tswc_state

    0下载:
  2. 用状态机控制8位移位寄存器,能够实现二极管左移,右移,明暗闪烁交替。-8-bit shift register, state machine control can diode left, right, light and dark flashing alternately.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:1.25mb
    • 提供者:杨佳文
  1. Verilog

    0下载:
  2. verilog几个简单的例子,供大家学习一下,比较基础,适合初学者使用-A few simple example, for everybody to learn it, more base, is suitable for beginners to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.25mb
    • 提供者:郝朋
  1. DPLL_verilog_a

    1下载:
  2. 用verilog语言描写设计的全数字锁相环,pDF资料-With the verilog language to describe the design of all-digital phase-locked loop, pDF information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.25mb
    • 提供者:lang
  1. Verilog

    0下载:
  2. Verilog 经典教程 初学者必备。很经典的教程-Verilog classic essential tutorial for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.25mb
    • 提供者:lli
  1. FPGA

    0下载:
  2. fpga design file ,introduce the fpga design and ski-fpga design file ,introduce the fpga design and skill
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:1.25mb
    • 提供者:刘鑫
  1. xapp1040

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.25mb
    • 提供者:dafakjfga
  1. fpga

    0下载:
  2. 基于EasyFPGA030的模拟开小车的设计和模拟乒乓比赛设计。-To open car simulation based on EasyFPGA030 design and simulation table tennis game design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.25mb
    • 提供者:pudnhh
  1. luoluo

    0下载:
  2. 关于七段数码管显示数据的的编程 初学者请多指教 -Seven-Segment LED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.25mb
    • 提供者:占雪妍
  1. VHDL

    0下载:
  2. VHDL,介绍简单的语句,有计时器、频率计等例子。-Very-High-Speed Integrated Circuit Hardware Descr iption Language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.25mb
    • 提供者:Chensheng Mao
  1. FOCT

    0下载:
  2. 光纤电流互感器的温度测量与温度补偿,里面有uart,IIC,荧光温度计与ds12b20 之间的通讯协议-Temperature measurement and temperature compensation of optical fiber current transformer.There are UART, IIC, between the fluorescence thermometer and ds12b20 communication protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.25mb
    • 提供者:骆城
  1. ASICinoutport

    0下载:
  2. VERILOG设计双向端口的详细教程,里面有几个详细例子-VERILOG design a detailed tutorial of the bi-directional port, there are several detailed examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.25mb
    • 提供者:kk
  1. ones_counter

    0下载:
  2. 8bit 的计数器,如文件名所示microprogram_controlled_ones_counter_constraints_ise6_bak。VHDL-8bit counter, as shown in the file name. VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.25mb
    • 提供者:wendy
« 1 2 ... .50 .51 .52 .53 .54 3455.56 .57 .58 .59 .60 ... 4323 »
搜珍网 www.dssz.com