CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 3455.56 .57 .58 .59 .60 ... 4323 »
  1. i2c_slave

    0下载:
  2. I2c slave 16 bit data verilog 代码-i2c slave verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.17kb
    • 提供者:jimmy
  1. lift_code_verilog

    0下载:
  2. 实现一个4层楼的单电梯控制系统。门可以自动开关也可以手动开关。代码可综合,无多驱动现象。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.17kb
    • 提供者:幻婳
  1. floating_point_addition_subtraction

    0下载:
  2. Simple floating point addition unit written in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.17kb
    • 提供者:binh
  1. i2c

    0下载:
  2. I2C读写数码管显示 配套开发板型号:A-C8V4-I2C read digital display supporting development board Model: A-C8V4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.17kb
    • 提供者:杨瑞
  1. plj

    0下载:
  2. 频率计源代码,测量范围1hz-100Mhz,七位显示,三种量程,精度比较高-Frequency meter source code, measuring range 1hz-100Mhz, seven displays three range, high precision
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.17kb
    • 提供者:向润梓
  1. crc16_ccitt

    1下载:
  2. crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.17kb
    • 提供者:樊文杰
  1. sub86_latest.tar

    0下载:
  2. x86 cpu的verilog 源码,欢迎下载使用。 x86 cpu的verilog 源码,欢迎下载使用。-x86 cpu s verilog source code, welcome to download. x86 cpu s verilog source code, welcome to download. x86 cpu s verilog source code, welcome to download.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:3.16kb
    • 提供者:dodoo123
  1. AXI_Master_FSM

    1下载:
  2. AXI Master, is implement with FSM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.16kb
    • 提供者:iii ggg
  1. 4

    0下载:
  2. DAC0832 接口电路程序,模拟除了0832的功能,比较简单,呵呵。-DAC0832 interface circuit program to simulate the function in addition to 0832, relatively simple, huh, huh.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.16kb
    • 提供者:shaohong
  1. UART

    0下载:
  2. 串口收发程序,-Serial transceiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.16kb
    • 提供者:wangw
  1. tAtan2Cordic.rar

    1下载:
  2. 是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。,Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:3.16kb
    • 提供者:张堃
  1. cnt24

    0下载:
  2. 24进制计数器,实现了电子时钟小时位的24进制计数-24 hex counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.16kb
    • 提供者:Tom
« 1 2 ... .50 .51 .52 .53 .54 3455.56 .57 .58 .59 .60 ... 4323 »
搜珍网 www.dssz.com