CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .46 .47 .48 .49 .50 3451.52 .53 .54 .55 .56 ... 4323 »
  1. multi_4bits_pipelining

    0下载:
  2. 实现4*4流水线乘法器的verilog源代码,在FPGA板上运行-4* 4 pipelined multiplier verilog source code, running on the FPGA board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:3.21kb
    • 提供者:麦涛涛
  1. I2C

    0下载:
  2. I2C core code in Hardware descrption language so as enable a cpld/fpga to be programmed for specific customized applications of our requirment & make the pcb work to meet the application requirements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.21kb
    • 提供者:prashant
  1. ok1302

    0下载:
  2. 单片机时钟驱动DS1302的LED数码管时钟程序-MCU clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.21kb
    • 提供者:ydh
  1. rs232

    0下载:
  2. 串口传输,传输协议为RS232。RS-232C标准是美国EIA(电子工业联合会)与BELL等公司一起开发的1969年公布的通信协议。-Serial transmission, the transmission protocol for RS232. RS-232C standard communication protocol is developed with the EIA (Electronic Industries Association) BELL companies in the U
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:3.21kb
    • 提供者:陈恺
  1. myczt

    0下载:
  2. 用Verilog HDL语言对chirp Z变化进行实现,并附带测试文件。-Using Verilog HDL realize changes for chirp Z, and come with a test file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.21kb
    • 提供者:郑羽深
  1. sht30

    0下载:
  2. 温湿度传感器SHT30驱动,功能实现从传感器中读出数据。-sensor sht30 driver. read temperature and humidity data sensor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.21kb
    • 提供者:钱愈玉
  1. fpq128

    0下载:
  2. 自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中-own series of the dividers of a procedure template Although very simple principle, after repeated practice by many very practical use in other proceedings, and,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.21kb
    • 提供者:安德森
  1. mCordic

    0下载:
  2. 自己编写的cordic算法,用于坐标旋转,采用了流水线结构编写,值得看。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.21kb
    • 提供者:吴明钦
  1. 杨帆的VHDL作业

    0下载:
  2. 带load、clr等功能的寄存器-belt load, the function clr Register
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.21kb
    • 提供者:熊辉波
  1. ram_Test

    0下载:
  2. RAM读写控制器,用verilog实现的简单易懂的RAMROMsram控制核-Controller RAM read and write, using verilog implementation of easy-to-understand control of nuclear RAMROMsram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.21kb
    • 提供者:王欢
  1. bubble_sort

    0下载:
  2. sort8k example using RECONOS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.21kb
    • 提供者:FPGACore
  1. d_flip_flop

    0下载:
  2. d flip flop for demonstration purposes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.21kb
    • 提供者:vlad
« 1 2 ... .46 .47 .48 .49 .50 3451.52 .53 .54 .55 .56 ... 4323 »
搜珍网 www.dssz.com