CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 3453.54 .55 .56 .57 .58 ... 4323 »
  1. zidongshouhuoqi

    0下载:
  2. 这是我找到的一个关于商店自动收货机的Verilog的程序,是相对比较完全的,希望可以你们应用到-I wandered about the store automatically receiving machine Verilog program, and hope that you applied to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:3.19kb
    • 提供者:wuliang
  1. zifu

    0下载:
  2. 关于用vga显示字符的一段程序,verilog-this code is about the display of Character
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.19kb
    • 提供者:
  1. simple_pic

    0下载:
  2. 简单可编程中断控制器,利用定时计数器的中断请求信号输出中断使能控制信号。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.19kb
    • 提供者:李利歌
  1. AD603

    0下载:
  2. AD603的程序,AD603的基于FPGA的编程文件,并希望后者学者希望份额AD603verilog语言 -AD603 program, the file on the AD603 FPGA-based programming, and hope that the latter scholars want AD603verilog languages ​ ​ share
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.19kb
    • 提供者:高辉
  1. wallace_tree_multiplier

    0下载:
  2. this implements wallace tree multiplier in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.19kb
    • 提供者:ashwanth
  1. 1253

    0下载:
  2. 基于VHDL语言的并串转换程序,有四位的并行输出转换为串行输出
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.19kb
    • 提供者:Hargie
  1. High-speed-digital-correlator

    0下载:
  2. 16位高速数字相关器的VERIOLOG程序,已经编译通过了,可以使用-16-bit high-speed digital correlator VERIOLOG program has been compiled by, you can use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.19kb
    • 提供者:莫然
  1. DIF_FFT

    0下载:
  2. 测试高级分析。使用方法简单且在程序注解中标注。带有测试程序,且在多个项目中应用,正确性毋容置疑。-For Measurement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.19kb
    • 提供者:王工
  1. dds

    0下载:
  2. VHDL的DDS代码,也就是直接数字式频率合成器设计-The DDS VHDL code, which is Direct Digital Frequency Synthesizer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.19kb
    • 提供者:quanguoxiang
  1. CEU

    1下载:
  2. 信道估计Verilog编程,本程序开发环境为Xilinx ISE7.1
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.19kb
    • 提供者:chuzhaocai
  1. lcd

    0下载:
  2. 使用的LCD1602的控制程序,包括了状态机对内置寄存器的响应-The use the LCD1602 of control procedures, including the response of the state machine built-in register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.19kb
    • 提供者:赵翔龙
  1. Verilogexample

    0下载:
  2. VERILOG实例,是学习verilog的好资料-Verilog instance, is to learn good information on Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.18kb
    • 提供者:tandy
« 1 2 ... .48 .49 .50 .51 .52 3453.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com