CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 3459.60 .61 .62 .63 .64 ... 4323 »
  1. manual

    0下载:
  2. MACHXL Software User's Guide 1993 Advanced Micro Devices, Inc.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:1.25mb
    • 提供者:yoe
  1. final

    0下载:
  2. 实现16阶的fir滤波器,分模块例化并且最终以原理图的形式实现并仿真-Fir filter stage 16, sub-module instantiation and eventually realized in the form of schematics and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.25mb
    • 提供者:唐江平
  1. Proyekton

    0下载:
  2. alarm clock div clk full adder and half adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26mb
    • 提供者:tolik
  1. f_add

    0下载:
  2. EDA实验中的全加器的VHDL语言的实现,包含半加器、全加器、JK触发器、D触发器以及50m分频的源程序-EDA test full adder in VHDL language implementation, including the half adder, full adder, JK flip-flop, D flip-flop and the frequency of the source 50m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.26mb
    • 提供者:
  1. trafficlight

    0下载:
  2. 交通信号控制器的VHDL设计 设计任务:模拟十字路*通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。要求: (1) 交通灯从绿变红时,有4秒黄灯亮的间隔时间; (2) 交通灯红变绿是直接进行的,没有间隔时间; (3) 主干道上的绿灯时间为40秒,支干道的绿灯时间为20秒; (4) 在任意时间,显示每个状态到该状态结束所需的时间 -Traffic signal controller VHDL design design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.26mb
    • 提供者:陈仲海
  1. FIR-digital-filter-design

    0下载:
  2. FIR有限冲击响应数字滤波器设计,讲述了FIR数字滤波器的多种设计方法-FIR digital filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.26mb
    • 提供者:
  1. 20040810319xiyijiVHDL

    0下载:
  2. 自己 写的课程设计 ,用vhdl写的模拟洗衣机,希望对大家有帮助-himself wrote the curriculum design, simulation vhdl wrote washing machines, we hope to help
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.26mb
    • 提供者:伍杰
  1. Verilog-HDL.RAR

    0下载:
  2. 采用Verilog HDL语言编写的数字频率计,可以作为不错的练习或课设题-vhdl langue
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26mb
    • 提供者:zhaoliang
  1. netlist2

    0下载:
  2. vhdl program of matlab file converted to vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.26mb
    • 提供者:anjeet
  1. SLAVE-FIFO8test

    0下载:
  2. 用于FPGA板子上的USB调试,包括上位机、驱动程序、下位机程序、应用程序。-Used for USB debugging, including PC, and PC driver program and application.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.26mb
    • 提供者:杜鹏飞
  1. display_fpga_coordinate(backup)

    0下载:
  2. 该文件基于fpga实现的数字示波器的lcd显示控制部分,可以实现坐标与波形显示。文件包括modelsim部分仿真程序。-The document is based on fpga implementation of digital oscilloscope lcd display control part can be achieved with the waveform display coordinates.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26mb
    • 提供者:肖康
  1. FPGA_Program

    0下载:
  2. 用VHDL语言编写的实用例子程序,希望能对各位有所帮助。-VHDL language with practical examples of the procedure, hoping to be helpful to you.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26mb
    • 提供者:guangfany
« 1 2 ... .54 .55 .56 .57 .58 3459.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com