资源列表
cfo_correction
- OFDM载波同步，Verilog编写，完全正确-verilog
LAB2
- 38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果
CPLD_CD
- 《CPLD开发实例》的配套光盘文件，包含大量的CPLD小程序，用VHDL语言描述-" CPLD development of examples of" CD-ROM of supporting documents, including a large number of small procedures CPLD, VHDL language used to describe
sdramcontroller.rar
- 最完整的SDRAM控制IP核，包括源代码，仿真文件，以及IP核描述文件，包你用得上,SDRAM control of the most complete IP core, including source code, simulation, as well as IP core descr iption files, it can be helpful
wingtheory
- 机翼及其翼型理论，推导过程比较完善，相关资料中文的比较少见，较为珍贵！-Wing and airfoil theory, the derivation process is complete, relevant information in Chinese is relatively rare, more precious!
vga_module
- This source use to display a 256x256 RGB image from SRAM on a CRT monitor.You can use this to filter colors of the image.Image is loaded into SRAM by using DE2_control_panel
SMY01-02
- SMY01 02信号发生器使用手册说明,对于开发人员来说很有好的
lect-1(prt-1)
- slides of vhdl first chapter
vhdl
- 实用的VHDL代码，基本包含了所有的基本应该掌握的知识，-Practical VHDL code, and basically includes all the basic knowledge should be mastered
Cordic_math
- 一个很不错的cordic利用流水线计算正余弦的程序-a well method program with hddl count sin
1602
- 用fpga实现1602计数器显示，因为我还没来得及做校准时间，所以只能称之为时钟计数器，不能成为电子钟。 网上很少用人公开这一类代码，一搜FPGA 1602，都是写一个静态的显示，在实际应用中，是没有用的，因此这个简单的例子，给大家抛砖引玉了！ -Because I have not had time to do the calibration time, it can only be called a clock counter, can not become the elec
myprojects
- 同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设