CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 469.70 .71 .72 .73 .74 ... 4323 »
  1. ADC_TLC549_CTL

    0下载:
  2. 8位串口AD549完整控制代码,红芯电子飞哥编写,完成测试-8 serial AD549 complete control of code, written in red core electrons Allen to complete the test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:1.31kb
    • 提供者:张鹏飞
  1. farrow

    0下载:
  2. 该程序实现多项式分数延迟(farrow)的设计。-The program polynomial fractional delay (farrow) design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.31kb
    • 提供者:yang
  1. YCbCr2RGB

    0下载:
  2. YCbCr turn RGB module, to apply to the project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.31kb
    • 提供者:Mary0894
  1. LEDDisp

    0下载:
  2. 8位7段LED显示源码,扫描显示,稳定高效-seven of the eight LED source, scanning, stable and efficient
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:1.31kb
    • 提供者:左超
  1. hdb3

    0下载:
  2. vhdl语言实现的hdb3编解码的功能,已完成调试。-vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.31kb
    • 提供者:王英超
  1. mms

    0下载:
  2. 四位密码锁的VHDL代码设计 四位密码锁的VHDL代码设计-Four of the VHDL code design locks four VHDL code design code lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.31kb
    • 提供者:
  1. UART_RX

    1下载:
  2. 232串口源程序 verilog实现,频率可调 接受部分-RS232 verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.31kb
    • 提供者:orca
  1. bujidianjikongzhi

    0下载:
  2. 为vhdl写的步进电机控制程序。希望对大家有用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.31kb
    • 提供者:毛意亮
  1. SPI_MISO

    0下载:
  2. SPI-MOSI程序,奇主机输出,从机输入-SPI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.31kb
    • 提供者:txc
  1. ff_nika

    0下载:
  2. this is simple flipflop async design in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.31kb
    • 提供者:nik243t
  1. shumaguan

    0下载:
  2. 7段数码管测试:以动态扫描方式在8位数码管“同时”显示0--7 动态显示的方法是,按一定的频率轮流向各个数码管的COM端送出低电平,同时送出对应的数据给各段-7-segment digital tube test: dynamic scanning in eight digital tube "simultaneously" Showing 0- 7 Dynamic display method is to rotate at a certain frequency to each di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:1.31kb
    • 提供者:珍宝
  1. 8255_IO_vhdl

    0下载:
  2. VHDL语言设计 8255并行I/O接口芯片
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.32kb
    • 提供者:weixj
« 1 2 ... .64 .65 .66 .67 .68 469.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com