CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 499.00 .01 .02 .03 .04 ... 4323 »
  1. UART_TR

    0下载:
  2. rs232串口通信 verilog代码 发射部分-RS232 verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.39kb
    • 提供者:orca
  1. dongtaisaomiao

    0下载:
  2. VHDL实现led灯的动态扫描,主要对CLK进行分频-VHDL realization led lamp dynamic scan, the main points of the CLK to the frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.39kb
    • 提供者:李啸宇
  1. fir_pipeline_lms

    0下载:
  2. verilog语言编写LMS(最小均方误差)自适应滤波器。-verilog language LMS (least mean square error) adaptive filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.39kb
    • 提供者:刘俊斌
  1. uart_transmitter

    0下载:
  2. uart 发送程序,其中包含了发送和输出以为寄存器-uart_transmitter include bit_counter and output_shit register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.39kb
    • 提供者:林恩
  1. lshifter

    0下载:
  2. 有时为了处理数据,需要将寄存器中的各位数据在移位控制信号作用下,依次向高位或向低位移动1位成为移位寄存器-Sometimes in order to process the data, you need to register in the role of data in the shift control signals, the order of low to high or to move one into the shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.39kb
    • 提供者:刘浏
  1. fenpingqi--ok

    0下载:
  2. 奇数15倍分频器设计,已通过仿真,代码无误-Odd division design 15 times
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.39kb
    • 提供者:lyjyy
  1. keyscan

    0下载:
  2. 基于NIOS II的按键操作程序,使用C语言编写,实现按键中断-Based on NIOS II keystrokes procedures, using C language to write, implement key interrupt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.39kb
    • 提供者:康乐
  1. add

    0下载:
  2. VHDL 相应加法器的测试向量(test bench),非常简单的。我已测试通过-VHDL equal 8-bit comparator routines, very simple. I have the test pass
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.39kb
    • 提供者:wangjianming
  1. VHDL for SPI_AD7475

    0下载:
  2. This code is used for SPI communication between FPGA and AD7475
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1.39kb
    • 提供者:tunglinh2611
  1. circularbuffer

    0下载:
  2. Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.39kb
    • 提供者:shenyunfei
  1. I2C_Controller

    0下载:
  2. 用VHDL来实现I2C的功能(实验过),很好用啊
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.39kb
    • 提供者:唐小勇
  1. CRC32_DATA16

    0下载:
  2. IEEE 802.b CRC32 VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.39kb
    • 提供者:balance yeh
« 1 2 ... .94 .95 .96 .97 .98 499.00 .01 .02 .03 .04 ... 4323 »
搜珍网 www.dssz.com