资源列表
traffic_ctrl
- 用VHDL实现交通灯控制，包括黄灯等待时间，验证过，功能正确-Using VHDL traffic light control, including yellow waiting time verified correct function
eeprom8
- iic协议的代码啦，有需要的就下载，不足之处望多多批评-iic protocol code matter, there is need to download a lot of criticism of the inadequacies of hope
Full_Adder
- 全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼-full adder and the VHDL_CODE TEST_BENCH not extract passwords
vgatest
- 用verilog HDL写的VGA驱动，在FPGA上实测可用（实际上是别人的劳动成果，呵呵）。-VGA driver coded in Verilog HDL. Tested.
lcd
- 1602 lcd 显示程序 ，可以显示16位或者更长的半角字符-Four digital tube display procedures, 16 entrance, can directly address that four hexadecimal number
vending-machine
- 用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。-Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.
osh
- Verilog开发脚本文件，Cyclone四代引脚分配源文件-Verilog development scr ipt file, cyclone pinout four generation file
lcd
- 本程序是用VHDL语言编写液晶驱动程序,实现在液晶上显示\"年\"字的功能.
UART
- 用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。
ADI_pll_Set
- VHDL编写的ADI锁相环控制程序，可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。
DDS
- 老外用VHDL写的DDS，很严谨，很经典。-Foreigner wrote DDS, very strict, very classic.
ALU
- 11条指令MIPS指令系统CPU中的ALU设计-11 instruction in the MIPS instruction ALU design in the system CPU