资源列表
fp_3
- 同样是实现任意小数分频的Verilog程序，但采用了模块化地方法，占空比可调。-The same is to achieve any fractional frequency of the Verilog program, but to use a modular approach, variable duty cycle.
spartan_LCD
- spartans3e 实现的lcd显示器驱动，可以借鉴。-The realization of spartans3e LCD monitor drive, can use
VHDLDigitalClock
- 数字钟的VHDL语言实现基本功能，包括 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）； -Digital clock in the VHDL language for basic functions, including 1,24-hour count display 2, when a school function (hour, minute) additional requirements: 1
16bitALU
- 一个16位ALU设计，该ALU主要能实现算术运算(加、减、带进位加、带进位减、加1、减1、传输)、逻辑运算(与、或、非、异或、同或、逻辑左移、逻辑右移操作)。-16bitALU vrilog Code
shuzilvboqi
- 数字滤波器，很不错的，分享给大家，希望对大家有用-Digital filters, very good to share for everyone, we hope to be useful
text
- 用Verilog写的简单的屏幕控制，在屏幕上有四个帧，方块在呈现抛物线状运动的同时改变颜色。-Using Verilog to write simple on-screen controls on the screen there are four frames, boxes rendered parabolic movement while changing color.
round_three_stage
- 3 stage round arbiter using verilog
fh_ram_s_w_r_16_512
- 单口串行可读写16x512的ram的verilog源代码-singal serial writeable and readable 16x512 ram
adc_control
- ADC控制的vhdl代码，我自己写的，调试通过了啊-ADC control vhdl code, I write, debug through, ah
LCD1602
- 1602显示英文 字符 显示英文 字符-1602 english and other words
simple_fifo
- verilog HDL原码 一种简单的同步FIFO原码，可以被综合-verilog HDL original code a simple synchronous FIFO original code, which can be integrated
quadrature_phase_detect
- verilog程序，正交鉴相算法。可用记事本打开。然后复制到Quartusii里。-The programe written in hardware discr iption languange verilog.