资源列表
freq_cnt
- Frequency Counter in Verilog
FT245开发
- FT245开发 VHDL
55027807FT245.rar
- 55027807FT245.rar
vhdl
- 要求用VHDL语言设计7人表决器和系列检测器，检测“1111111101111110”-VHDL language design requires a vote 7 and Series detector 1111111101111110
PL_auto1
- 自动售饮料控制器 (1) 该系统能完成货物信息存储、进程控制、硬币纸币处理、余额计算和显示等功能； (2) 该系统可以销售20种货物，每种的数量和单价在初始化时输入，在存储器中存储。用户可以用1元和5角的硬币以及20元、10元、5元、1元纸币进行购物，按键进行选择。 (3) 系统根据用户输入的货币，判断钱币是否够，钱币足够则根据顾客的要求自动售货，钱币不够则给出提示并退出。 (4) 系统自动计算出应找钱币余额和库存数量并显示。 -Beverage vending contro
G2C_interface_RX1
- 3G移动通信CPRI协议的实现，一个CPRI和XAUI核之间的转接接口单元。-a interface unit between the cpri and the xaui core.
timer-pwm
- 基于dspic30f2010芯片的定时器模块以及输出比较模块产生可调PWM波C程序源代码-Chip timer module based dspic30f2010 and adjustable output compare module PWM wave generated C source code
SEG
- 实现VHDL7位数码管显示程序，在FPGA平台实现。-Achieve VHDL7 digital display program in the FPGA platform.
counter
- 实现技术功能，由待测信号触发使能，在时钟clk的控制下统计计数。-Technological functions, is triggered by the measured signal is enabled, under the control of the clock clk statistics count.
ADC
- verilog code for ADC
sram-test
- 静态RAM 的读写操作 测试文件，很适合初学者和相关工程人员-SRAM test DOC for engineer
electronic-clock
- 基于FPGA的电子时钟的七段数码管显示+按键控制verilog程序-FPGA-based electronic clock seven-segment LED display+ button control verilog program