资源列表
32bitvhdl
- 基于硬件描述语言的通过加法器实现的32位乘法器-Hardware descr iption language implemented by the adder 32 of the multiplier
Register.vhd
- This file is an asynchronous vhdl Register. It registers the input vector into the output vector when the Enable variable is high.
superSPI
- 用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.-with AHDL prepared MAXPULS development. Communications from external clock rate and restriction on the number of data bytes.
sram64kx8
- 基于VHDL的一种SRAM模块，简单，但是可参考性强-A VHDL-based SRAM modules, simple, but can be refered strongly
addsub_cy_
- 加法器核，带进位位的，xilinx公司的核，能用-Adder nuclear, into place at the company's nuclear Xilinx can use
FIFO
- FIFO，vhdl实现，希望可以有帮助,大家加油-FIFO VHDL
itu656
- convert pal to itu-656
ad9362_spi_cntl
- Analog Device RFIC AD9362 SPI Interface
irqctrl
- 有些同志反映,如何开发VHDL的中断,这个例子可以供参考,当然也是FPGA高级开发必备知识,请大家学习学习!
DIVIDEFREQUCE
- 使用VHDL语言写的一些奇次和偶次分频源程序，在使用CPLD/FPGA的过程中有一定的参考价值
tushuguan
- --功能描述 --1 刷卡后产生与本人身份唯一对应的串行二进制码元序列，作为模拟系统的输入信号（此处不妨设为8位学生学号）。 --2 经过串并转换，序列变成一个8位二进制数。 --3 遍历预先存储在rom中的学号信息，逐一和这个8位数相比较，如果有相匹配的信息，显示欢迎字样（此处用一个高电平表示），同时打开栅栏门（也用一个高电平表示）。
vhdlprograms.tar
- multiplexer 4 to 1... for 4 inputs. decoder.... counter alu mod16