CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 2865.66 .67 .68 .69 .70 ... 4323 »
  1. fifo

    0下载:
  2. 一个简单的同步FIFO程序 一个简单的同步FIFO程序-this is a sample program for fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-24
    • 文件大小:25kb
    • 提供者:hairui
  1. 24c02

    0下载:
  2. 51单片机模拟i2c接口通信,测试通过,可以使用-51 single-chip analog i2c interface communication, the test can use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:25kb
    • 提供者:钟雪强
  1. Metro_Tickets_System

    0下载:
  2. Simulating the tickets selling system of metros.(Simulating the tickets selling systems of metros. In VHDL, with ISE.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:25kb
    • 提供者:KevinZZ
  1. libffi-6

    0下载:
  2. regregwergerw gewrgewrgewr gergewrgewrgrew
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:25kb
    • 提供者:ruusl
  1. AES 128 ECB Encryption

    0下载:
  2. Block mode related AES-EBC Decryption
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:25kb
    • 提供者:RsD
  1. dll_good_2137

    0下载:
  2. Delay locked loop Exmples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:24.99kb
    • 提供者:Sudarsan
  1. 2000JUN27_PL_CT_AN6

    0下载:
  2. vhdl application notes in pdft format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:24.98kb
    • 提供者:david
  1. adc16

    0下载:
  2. 用FPGA实现 数模转换 此原理经常作为莫一系统设计的一部分来实现-Using FPGA to achieve digital-to-analog equipment for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:24.98kb
    • 提供者:波波
  1. Softwave-PWM

    0下载:
  2. 软件实现PWM波形,来点亮led灯,使其由明变暗,由暗变明。-PWM waveforms with software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:24.97kb
    • 提供者:chengzhang
  1. kp_verilog

    0下载:
  2. veriog 实现求逆模块 加仿真结果 shi henyong-verilog is useful in finite field
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:24.97kb
    • 提供者:zm
  1. wtut_ver

    0下载:
  2. DCM supports two frequency modes for the DLL. By default, the DLL_FREQUENCY_MODE attribute is set to Low and the frequency of the clock signal at the CLKIN input must be in the Low (DLL_CLKIN_MIN_LF to DLL_CLKIN_MAX_LF) frequency range (MHz). S
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:24.96kb
    • 提供者:shad
  1. I2S_5

    0下载:
  2. I2S example is existing at that file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:24.94kb
    • 提供者:fatih mercimek
« 1 2 ... .60 .61 .62 .63 .64 2865.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com