CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3012.13 .14 .15 .16 .17 ... 4323 »
  1. verilogRS

    0下载:
  2. 该文件为基于fpga的RS(204.188)译码器的verilong源代码,使用的Quartus II的开发环境,已经通过编译,需要者可以自己下载在编译简历工程使用-The document is based on fpga' s RS (204.188) decoder verilong source code, use the Quartus II development environment, has been compiled by the need to download th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:13.35kb
    • 提供者:bobo
  1. 9G-informationof-FPGA

    0下载:
  2. 9G的FPGA学习资源,可以为你学习FPGA提供有效的方法-9G information of FPGA,these can help you learn FPGA effciently.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:13.35kb
    • 提供者:王宇轩
  1. miaobiao

    0下载:
  2. 用动态扫描方法和定时器1在数码管的前三位显示出秒表, 精确到1 秒,即最后一位显示1 秒,一直循环下去 设时钟频率为12M-With dynamic scanning method and Timer 1 in the top three shows digital stopwatch, accurate to 1 of the second and final one shows 1 seconds, the clock has been set down cycle freque
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:13.35kb
    • 提供者:欧阳杨
  1. programmablpulsegenerator

    0下载:
  2. 用VHDL编译的源代码,可编程脉冲生成器,解压后直接用Quartus打开project即可-Compiled with VHDL source code, programmable pulse generator, after extracting the direct use of Quartus can open the project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:13.35kb
    • 提供者:xie
  1. vhdl_iir

    0下载:
  2. vhdl 代码实现的 iir 滤波器 包括 并行 流水线结构 超前进位结构-iir filter vhdl code to achieve parallel pipelined structure of ultra-ahead structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.35kb
    • 提供者:zhanshen
  1. matrix

    0下载:
  2. Implement the Matrix function about 16bits on FPGA BOARD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:13.35kb
    • 提供者:ningchang2001
  1. Cabad

    0下载:
  2. MPEG-4/AVC - H.264 CABAC decoder written in VHDL and synthesis on a Virtex 5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:13.34kb
    • 提供者:Me
  1. PWM_modem

    0下载:
  2. 8bit PWM encoder and decoder, the zip includes PWM timing and both decoding and encoding modules. The system will run perfectly on any CPLD or FPGA. Documentation regarding the design is also included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:13.34kb
    • 提供者:mahedros87
  1. lunaRotation

    0下载:
  2. 这里是对图像旋转的讲解和相关的matlab程序。还有相应的PPT供大家学习。-Here is the explanation of the image rotation and related matlab program. PPT also appropriate for them to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:13.33kb
    • 提供者:李佳悦
  1. Nios2

    0下载:
  2. 这是一个基于NIOS II的LED控制的使用了PS/2键控的源代码-This is a NIOS II of the LED control based on the use of the PS/2 source code keying
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:13.33kb
    • 提供者:文灿
  1. module-mf

    0下载:
  2. verilog Implementation of Mean filter to implement in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.33kb
    • 提供者:chaitu
  1. task1

    0下载:
  2. A simple multiplexor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13.32kb
    • 提供者:orionbhmth
« 1 2 ... .07 .08 .09 .10 .11 3012.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭