CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 3259.60 .61 .62 .63 .64 ... 4323 »
  1. HSDI-communcation-interface-IP

    0下载:
  2. 基于FPGA的HSDI接口的程序,调试可用。-FPGA-based programs HSDI interfaces, debug available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.6kb
    • 提供者:瞿盛
  1. w3100tcp

    0下载:
  2. verilog W3100A TCP程序实现-verilog w3100A TCP/IP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.59kb
    • 提供者:weishiji
  1. mf081

    0下载:
  2. Power System Transient Stability Program, can be transient stability, Rapid expansion of random spanning tree algorithm, FMCW frequency modulated continuous wave radar range and angular measurements.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:5.59kb
    • 提供者:jenglengying
  1. Altera_UP_Avalon_PS2

    0下载:
  2. Altera_PS2逻辑与驱动程序,SOPC里面可以直接应用-Altera_PS2 logic and driver, SOPC which can be applied directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:5.58kb
    • 提供者:七十二变
  1. DLL

    0下载:
  2. 基于DLL的同步位提取器,对于FPGA的初学者有很大的帮助,经测试程序好用-DLL-based synchronization bit extractor for FPGA beginners easy to use a lot of help, by the test program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:5.58kb
    • 提供者:天空
  1. rtl_viterbi_veeRen

    0下载:
  2. RTL design Viterbi decoder using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:5.58kb
    • 提供者:hr
  1. LC3_CPU-varellow

    0下载:
  2. LC3 CPU的仿真,使用Verilog语言编写-Simulation LC3 CPU using Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.58kb
    • 提供者:Yuanfu Luo
  1. freq8

    0下载:
  2. 在EDA软件上编程,利用VHDL语言编程实现8位频率计-in EDA software programming, the use of VHDL programming eight Cymometer
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.58kb
    • 提供者:xiaoyong
  1. PWM_CT

    0下载:
  2. PWM调制输出、定时和计数控制器的芯片设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.58kb
    • 提供者:李利歌
  1. miniuart.tar

    0下载:
  2. miniuart 串口源码程序 VHDL语言
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.58kb
    • 提供者:yongqin2005
  1. std_logic_1164

    0下载:
  2. 这个包定义了vhdl标准,为设计者在使用数据类型时建立用于vhdl的互连模型。-This packages defines a standard for designers to use in describing the interconnection data types used in vhdl modeling.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:5.58kb
    • 提供者:heyan12121
  1. miniuart.tar

    0下载:
  2. 用VHDL描述的简单UART接口,能正确实现简单的功能-VHDL descr iption with a simple UART interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.58kb
    • 提供者:elvis
« 1 2 ... .54 .55 .56 .57 .58 3259.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭