CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 3335.36 .37 .38 .39 .40 ... 4323 »
  1. nand flash controller

    0下载:
  2. 实现了对nand flash的基本读写操作。
  3. 所属分类:VHDL编程

    • 发布日期:2010-12-08
    • 文件大小:4.5kb
    • 提供者:tachiang
  1. SourceFile

    0下载:
  2. PS2鼠标实验Verilog HDL代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.5kb
    • 提供者:张猛蛟
  1. verilogiic1121

    0下载:
  2. 用verilog状态机写的IIC通信模块,包括两个子模块和一个顶层模块,均为verilog源码-Written in verilog state machine IIC communication module, including two modules and a top-level module, they are all the verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.5kb
    • 提供者:zhaolin
  1. qiangdaqi

    0下载:
  2. 已VHDL语言实现人抢答器,有抢答计时,答题计时,超时报警功能,通过仿真-VHDL language has been one answer device, there is answer in time, answer time, time-out alarm function, the simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.5kb
    • 提供者:louxy
  1. 3333

    1下载:
  2. 可编程单脉冲发生器,各模块已经写好,调试运行并通过-Programmable pulse generator, the module has been written, debugging and running through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.49kb
    • 提供者:jiajinying
  1. cic32

    0下载:
  2. cascaded integrator comb filter 32 verilog code-cascaded integrator comb filter 32 verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.49kb
    • 提供者:zcos123
  1. fifo

    0下载:
  2. FIFO 是一种先进先出数据缓存器,这是一个同步FIFO的VHDL源程序,将FIFO分成几个模块进行设计,最后用顶层文件进行模块化设计。-FIFO is a FIFO buffer, which is a synchronous FIFO in VHDL source code, will be divided into several modules FIFO design, top-level files Finally, the modular design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4.49kb
    • 提供者:刀刀
  1. 7-segment_digital_tube_decoder_design

    0下载:
  2. VHDL中7段数码管译码器设计与实现的实验报告,包括源代码-VHDL in the 7-segment digital tube decoder design and implementation of the experimental report, including the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.49kb
    • 提供者:CXJ
  1. vhdl

    0下载:
  2. VHDL语言编写的一个10进制的程序 关于半加器的设计程序-VHDL language preparation a 10 into the program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:4.48kb
    • 提供者:刘传茂
  1. main

    2下载:
  2. HDMI 1分4源码 芯片方案:IC EP9134 IC 74HC4052D-HDMI 1 source four-chip solution: IC EP9134 IC 74HC4052D
  3. 所属分类:VHDL编程

    • 发布日期:2013-01-29
    • 文件大小:4.48kb
    • 提供者:钱斌
  1. pingpongf16

    0下载:
  2. verilog pingpongf16 在DE2_70开发板上实现pingpongf16 VGA显示功能 弹到屏幕90度弹回-verilog pingpongf16 在DE2_70 finish pingpongf16 VGA functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:4.48kb
    • 提供者:海局
  1. 1024

    0下载:
  2. 用C写的mif文件正弦波数据文件,很好用的数据哦-Written by C sine wave data file mif file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.48kb
    • 提供者:liang
« 1 2 ... .30 .31 .32 .33 .34 3335.36 .37 .38 .39 .40 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭