资源列表
vhdl_pgms
- Program for Counter, mealy machine, moore machine, ones counter, seven segment with zero blanking and shift register in VHDL.
SONET_Framer
- framer design for a sonet framer and decoder
vhdl
- FIR滤波器的性能参数 设计一个滤波器最基本的就是性能参数的,决定着滤波器的实际功能.比如阶数,截至频率。 本文滤波器设计参数 ①输入,输出数据宽度10位 ②阶数为4阶的线性相位FIR滤波器， ③类型:带通 -FIR filter performance parameters The design of a filter is the most basic performance parameters, determines the actual filter fu
SCdpramM.tar
- dual port RAM (modular code)
NCO_sin
- 介绍了压控震荡器(VCO)的设计，压缩包里面有VHDL语言编写的代码，在仿真器上可以实现仿真结果，非常不错 -The VHDL code of VCO
adder
- 硬件实现的高速并行加法器，包括仿真使用的代码和case-high speed adder and test case
fir_ex
- 设计一个 14 阶 FIR 滤波器，已经给出了滤波器系数以及验证程序，选用Altera 的 EP2S60F484C3 器件-Design of a 14-order FIR filter, the filter coefficients have been given and the verification process, the choice of Altera s devices EP2S60F484C3
decod4_16_with_decod3_8
- 4to16 decoder with 3to8 decoder verilog code-4to16 decoder with 3to8 decoder verilog code!!
SHIFTER
- SHIFTER描述移位寄存器的功能以及VHDL硬件语言的实现-SHIFTER describe the functions of the shift register and the realization of VHDL hardware language
uart
- uart的vhdl源码，实现fpga的通用串行异步收发接口的设计-the uart the vhdl source to achieve fpga universal serial asynchronous transceiver interface design
DDS_VERILOG
- verilog dds 在发生正弦波时，很好的参考代码-verilog dds
mxc_i2c
- 我自己学习i2c时在网上看的资料加理解后写的。-study i2c