资源列表
ep2
- 我在国外学习，使用CUPL编GAL，国内用的ABEL比较多，这方面资料比较少。压缩文件包含源码和仿真文件，仿真结果文件，可用wincupl或者PROTEL打开-CUPL EXAMPLE OF BUILDING A BASIC FSM IN GAL16V8
reversible-counter
- 实现在5~12之间计数的可逆计数器,并转储所有变量到VCD文件。-Reversible counter counts between 5 and 12, and dump all the variables to the VCD file。
sadf
- 专门针对xilinx 的spartan3e开发板上的ADC转化的编程.rar-Specifically for the spartan3e xilinx development board ADC conversion program. Rar
pcm2pwm
- PCM2PWG-Decoder for AT90S2323, Translates pulse coded input to Pulse Width Generator Output-PCM2PWG-Decoder for AT90S2323, Translates pulse coded input to Pulse Width Generator Output
Archivo-comprimido
- VHDL code for screen synchronization
VHDL-Ping-pong
- 基于VHDL的乒乓球游戏的设计，包含代码，仿真结果等。-Table tennis game in VHDL-based design, including the code, the simulation results.
encode
- Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
HC164
- 用verilog写的HC164的驱动程序，参考了Xilinx的经典算法，做了一点改进~~~很通用，是初学verilog以及FPGA开发很有用的一个程序！
szplj
- 数字频率计，可以实现0.1至100000倍数之间的测量。-Digital frequency meter
mux21a
- 2选1多路选择器的VHDL完整描述，即可以直接综合出实现相应功能的逻辑电路及其功能器件。图6-1是此描述对应的逻辑图或者器件图-2 election more than one MUX complete descr iption of the VHDL, which can be directly integrated to achieve the corresponding function logic devices and their functions. Figure 6-1 is th
lplfsrcodes
- low power shift register is used for very low power
f_adder
- 利用VHDL的语言，实现考虑进位的全加器，该程序带中的加法器带有使能端，可以更好地实现所需功能。-Using VHDL language to achieve considering the carry bit full adder, the program with the adder with Enable, can better achieve the desired function.