CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 3538.39 .40 .41 .42 .43 ... 4323 »
  1. encoder

    0下载:
  2. A program for a simple encoder using ModelSim6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.63kb
    • 提供者:Subhaiit
  1. LCD-Thermometer-LM35

    0下载:
  2. AT Mega8 and LM35 based Thermometer - AT Mega8 and LM35 based Thermometer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.63kb
    • 提供者:tahir
  1. sineWaveGenerator

    0下载:
  2. FPGA生成高质量400Hz正弦信号的代码,可调节信号频率、初相位及信号质量-FPGA generated code 400Hz sinusoidal signal quality, signal frequency can be adjusted, and the initial phase of signal quality
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:2.63kb
    • 提供者:苟李
  1. LCD1206

    0下载:
  2. 用于lcd1206的显示代码 通过quartus验证-For lcd1206 display code by quartus verify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-04
    • 文件大小:2.63kb
    • 提供者:nilsolov
  1. LCD

    0下载:
  2. LCD 控制 东北大学秦皇岛分校 电子设计自动化 实验-LCD control Northeastern University at Qinhuangdao electronic design automation experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.63kb
    • 提供者:yuxi
  1. iic

    0下载:
  2. 主要对Iic通信协议做简单的规定,通过verilog语言设置。-Iic main communications protocol for doing simple rules, through verilog language settings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.63kb
    • 提供者:王世豪
  1. instruction_decode_v

    0下载:
  2. MIPS 5 stage pipeline, this file is for instruction decode. you can use it to place in pipline. this has been used in a study lab.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.63kb
    • 提供者:jimmy
  1. dac5686

    0下载:
  2. 在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.63kb
    • 提供者:lszyx344
  1. Led7

    0下载:
  2. 七段数码管动态显示电路设计,完成在8个数码管上显示不同的数字。 -Seven-Segment LED dynamic display circuit design, completed in 8 digital tube display different figures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.62kb
    • 提供者:wang
  1. BCD-adder

    0下载:
  2. 用VHDL语言设计一个BCD码加法器,输入A[3..0]、B[3..0],输出为SUM[4..0]。-bcd adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.62kb
    • 提供者:王小雨
  1. music

    0下载:
  2. 音乐相册,可以在tft上边播放各种音乐,功能齐全-Music albums, tft above can play a variety of music, full-featured
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.62kb
    • 提供者:王海发
  1. ram_test

    0下载:
  2. 基于Verilog的存储器模块及其测试模块-a ram module based on Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.62kb
    • 提供者:刘瀚珅
« 1 2 ... .33 .34 .35 .36 .37 3538.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com