CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .28 .29 .30 .31 .32 2633.34 .35 .36 .37 .38 ... 4323 »
  1. DSP_Builder_user

    0下载:
  2. dsp_builder使用方法 教你如何利用matlab和quartus交互使用定制dsp-dsp_builder teach you how to use matlab and dsp quartus interactive use of customized
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.74mb
    • 提供者:王程序
  1. modelsim_for_beginner

    0下载:
  2. 仿真软件modelsim的使用方法,适合初学者使用-Modelsim simulation software to use for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:534.31kb
    • 提供者:王程序
  1. mtspeed

    2下载:
  2. m法t法编码器测速 verilog语言 m法采样时间可调 t法间隔周期可调-m method t method m encoder velocity verilog language law law sampling time interval period adjustable adjustable t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:894byte
    • 提供者:王程序
  1. G2C_interface_RX1

    0下载:
  2. 3G移动通信CPRI协议的实现,一个CPRI和XAUI核之间的转接接口单元。-a interface unit between the cpri and the xaui core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.45kb
    • 提供者:张扬
  1. insert_cword1

    0下载:
  2. 3G移动通信CPRI协议的实现,插入以太网控制字。-the implement of CPRI of Communication Protocol,insert the control word of Ethernet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.99kb
    • 提供者:张扬
  1. enable_and_comb1

    0下载:
  2. 3G通信中的CPRI协议用VHDL语言来实现的。-the implement of CPRI of Communication Protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:971byte
    • 提供者:张扬
  1. remotecontrol

    0下载:
  2. this source code written in vhdl to detect sony remote control bit sequence.-this is source code written in vhdl to detect sony remote control bit sequence.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.58mb
    • 提供者:Harshit B J
  1. RISCcpu

    0下载:
  2. this verilog model of RISC CPU-this is verilog model of RISC CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:137.58kb
    • 提供者:Harshit B J
  1. 4x1_mux

    0下载:
  2. this a simple Verilog source code for 4X1 mux.-this is a simple Verilog source code for 4X1 mux.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.74kb
    • 提供者:firas
  1. flowbyte_shifter

    0下载:
  2. Module that can shift stream by one or more bits. It can be use for sinhronization in STM.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:555byte
    • 提供者:John
  1. FFT2

    0下载:
  2. 适用于NIOS II的1024点FFT C算法- 1024-point FFT C algorithm for NIOS II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.88kb
    • 提供者:ogrex
  1. verilogHDL_source

    0下载:
  2. verilogHDL经典源代码,可以-verilogHDL source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:158.39kb
    • 提供者:张扬
« 1 2 ... .28 .29 .30 .31 .32 2633.34 .35 .36 .37 .38 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭