CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 308.09 .10 .11 .12 .13 ... 4323 »
  1. ps2

    0下载:
  2. verilog实现对键盘的编解码,实现PS2-Verilog keyboard codec to achieve PS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.37mb
    • 提供者:zou
  1. 20_lcd

    0下载:
  2. FPGA实现LCD显示,verilog编程控制-FPGA achieve LCD display, Verilog programming control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.9mb
    • 提供者:zou
  1. uart

    0下载:
  2. 串口通信,verilog实现FPGA的串口通信,包括发送与接收-Serial communication, Verilog achieve FPGA serial communication, including sending and receiving
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.22mb
    • 提供者:zou
  1. 25_ov7670_lcd

    0下载:
  2. verilog ov7670 捕捉和显示-Verilog ov7670 capture display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.39mb
    • 提供者:duqigong
  1. FSW

    0下载:
  2. verilog写的有限状态机(FSW)序列检测,检测到0100_01给出高电平,包含测试文件,Modelsim下仿真成功。-Verilog written finite state machine( FSW) sequence detection, detected 0100_01 given high, including the test file, Modelsim simulation success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.09kb
    • 提供者:郑航
  1. ALU

    0下载:
  2. 它的ALU设计。可以执行7个功能。这是描述在代码。这是一个工作的代码。算数逻辑单元ALU-It ALU design. 7 functions can be performed. This is described in the code. This is a working code. An arithmetic logic unit ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:377.26kb
    • 提供者:周鹏
  1. Lab1

    0下载:
  2. Solution Lab1_Part1 FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.67mb
    • 提供者:nguyenlean
  1. AD4360config

    0下载:
  2. 此代码是ADI公司的锁相频率合成芯片ADF4360配置程序,采用Verilog HDL语言编程,并且经过实验验证。-This code is ADI PLL frequency synthesizer chip ADF4360 configuration procedures, using Verilog HDL language programming, and after experimental verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.19kb
    • 提供者:蒋相
  1. vhdl

    0下载:
  2. 《数字信号处理的FPGA实现(第三版)》作者:U.Meyer-Baese 的配套源码,基于quartus9.0用VHDL编写,使用的cyclone ii。其中包含FIR IIR FFT等算法的实现,对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on quartus9.0 prepared using VHDL, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:388.06kb
    • 提供者:马博城
  1. verilog

    1下载:
  2. 《数字信号处理的FPGA实现(第三版)》作者:U.Meyer-Baese 的配套源码,基于quartus9.0编写,使用的cyclone ii。其中包含FIR IIR FFT等算法的实现,对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on quartus9.0 preparation, the use of cyc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:408.19kb
    • 提供者:马博城
  1. 115200

    0下载:
  2. 一个可以用于工程的115200的串口程序,内含fifo,可以实现字符串的发送和接收-A can be used for engineering 115200 serial procedures, including fifo, can be achieved in the transmission and reception of the string
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.6mb
    • 提供者:马博城
  1. cpu

    0下载:
  2. 一个简单实现的cpu,采用vhdl编写,适合学生学习-a simple cpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.69mb
    • 提供者:梁武恒庆
« 1 2 ... .03 .04 .05 .06 .07 308.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭