CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .04 .05 .06 .07 .08 309.10 .11 .12 .13 .14 ... 4323 »
  1. FFT

    0下载:
  2. 基于FPGA的1024点fft实现VEILOG-1024 point fft based fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:34.68kb
    • 提供者:陈安
  1. CCIR656-encoder

    0下载:
  2. a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the resulting waveform-a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the resulting waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:57.28kb
    • 提供者:kevin
  1. 4M4ppm

    0下载:
  2. 以前用verilog做的 4ppm编码,红外通信的编码解码,串口速度4Mbit每秒-Previously used verilog to do 4ppm encoding, infrared communication codec, serial speed 4Mbit per second
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:7.92mb
    • 提供者:cc
  1. DAC

    0下载:
  2. 信号源,数字信号转化为模拟信号输出,可以在外部设备显示-The digital signal is converted into analog signal output, and can be displayed on the external device.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.57mb
    • 提供者:ydj
  1. softerror

    0下载:
  2. A Low-Cost, Systematic Methodology for Soft Error
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:794byte
    • 提供者:Yagni
  1. image_scaling

    0下载:
  2. Image scaling using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:Yagni
  1. A-novel-approach-to-realize-Built-in-self-test(BI

    0下载:
  2. A novel approach to realize Built-in-self-test(BIST)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.41kb
    • 提供者:Yagni
  1. ov5640

    2下载:
  2. fpga控制CMOS相机ov5640采集图像,包括相机配置,ddr缓存,vga显示三个模块。直接可用-fpga control CMOS camera ov5640 capture images, including camera configuration, ddr cache, vga three display modules. Directly available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:14.37kb
    • 提供者:高文
  1. vhdl__example_fza.ir

    0下载:
  2. useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop-useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:22kb
    • 提供者:mahdi
  1. usb_test

    0下载:
  2. verilog通过CY7C68013A实现在xc6slx45下的usb2.0通讯-USB2.0 COMMUNICATION BY CY7C6801 UNDER XC6SLX45
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:540.68kb
    • 提供者:black_hawk
  1. sva_lab

    0下载:
  2. SV验证例子 SV验证例子 -system verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.27mb
    • 提供者:Jesse
  1. eda-2014020904002

    0下载:
  2. Realization of DeepPy in Realization of DeepPy in -Realization of DeepPy inRealization of DeepPy inRealization of DeepPy in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.28mb
    • 提供者:frank
« 1 2 ... .04 .05 .06 .07 .08 309.10 .11 .12 .13 .14 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭