CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 314.15 .16 .17 .18 .19 ... 4323 »
  1. wrpc-v2.0_src.tar

    0下载:
  2. About 1588 PTP protocol xillinx FPGA running code and Software application, and to introduce documents, want to help everyone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.4mb
    • 提供者:JinRuJu
  1. key_test

    0下载:
  2. 采样按键输入,按20ms周期实现按键毛刺消除功能-Sampling key value, to achieve key-glitch elimination function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:751byte
    • 提供者:钟庆
  1. sd

    0下载:
  2. 实现SD卡初始化以及读相关操作,包括项层、读模块和初始化模块- SD card to achieve read and write operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:6.47kb
    • 提供者:钟庆
  1. zhonghuanAGVpro

    0下载:
  2. 采用ALTERA FPGA,nios ii内核的AGV控制程序,里面包含了PID算法及相关AGV控制逻辑-Using ALTERA FPGA, nios ii kernel AGV control program, which includes a PID algorithm and control logic associated AGV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:25.85mb
    • 提供者:孙成文
  1. AGV_1

    1下载:
  2. 修改了黑金源码的串口通讯问题,是AGV的通讯部分程序-Modify the source of black gold serial communication problem, communication is part of the program AGV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:31.37kb
    • 提供者:孙成文
  1. USB_ulper

    0下载:
  2. USB ulper Link Layer design, role of Host and Device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.5mb
    • 提供者:Eddie
  1. LCD-IP-CORE

    0下载:
  2. LCD Controller IP for Xilinx FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:347.12kb
    • 提供者:Eddie
  1. USB_SoftLock

    0下载:
  2. USB SoftLock, 包含VHDL for Xilinx FPGA,上位机驱动以及应用程序-USB SoftLock, Include VHDL for Xilinx FPGA, PC Driver and App
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:157.43kb
    • 提供者:Eddie
  1. Xilinx_I2C

    0下载:
  2. Xilinx FPGA的I2C Master例子-Xilinx examples of I2C Master
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:223.23kb
    • 提供者:Eddie
  1. CIC_filter

    0下载:
  2. 抽取:(接收端) 中频信号IF 20M(采样率是50M) 下变频信号 MIX_O 1M(50M) 采用CIC滤波器进行降采样率。 插值:(发送端) 基带信号上变频到1M,采样率是2.5M,采用CIC滤波器进行升采样率处理。 注释:升采样率或者降采样率不会改变原始信号的中心频率,但是频谱分布会发生改变。-Extraction: (receiver) IF signal 20M (sampling rate is 50M) down-conversion signal M
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.25mb
    • 提供者:曾锦
  1. practica1

    0下载:
  2. Se trata de compuertas analógicas de and y or
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:244.22kb
    • 提供者:puky
  1. B3LabGuide

    0下载:
  2. xilinx 的FPGA开发板的相关资料,可以很好地熟悉掌握开发板的使用,加快开发进度-Xilinx FPGA development board information, is a good way to master the use of the development board, speed up the development pro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.46mb
    • 提供者:CRAZYME
« 1 2 ... .09 .10 .11 .12 .13 314.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭