CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 3120.21 .22 .23 .24 .25 ... 4323 »
  1. usb_model

    0下载:
  2. usb接口model原码设计,可以模拟USB的接口数据接收,用于usb接口数据的仿真.-usb interface model of the original codes designed to simulate USB interface data reception, usb interface data for the simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.46kb
    • 提供者:yanxp
  1. i2c_master_model

    1下载:
  2. i2c仿真model,可用于整体的FPGA仿真系统,用于i2c slave 设计的正确验证-i2c simulation model, the FPGA can be used for the whole simulation system designed for the proper verification i2c slave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.53kb
    • 提供者:yanxp
  1. mipsfinal

    0下载:
  2. 用vhdl设计的一个mips小型cpu,不带流水,有r类,i类,j类指令都有~·-Using vhdl design a mips small cpu, with no running water, there are r class, i type, j class instruction have ~*
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:346.4kb
    • 提供者:yusufu
  1. alu32bit

    0下载:
  2. alu逻辑运算单元的源码,可方便交流和学习-alu ALU source code, can easily exchange and learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.97kb
    • 提供者:niuniu
  1. FIFO

    0下载:
  2. 该FIFO应当提供用户读使能和写使能输入控制信号,并输出指示FIFO状态的非空和非满信号,FIFO的输入、输出数据使各自的数据总线:in_data和out_data。-The FIFO should be provided to enable users to read and write enable input control signal, and outputs instructions FIFO status signals of non-empty and non-full, FIF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:101.74kb
    • 提供者:terry
  1. uart_tx

    0下载:
  2. this code is in VERILOG HDL .. its for serial communication ..it allows serial data transmission from FPGA to computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:853byte
    • 提供者:hassan
  1. MII

    0下载:
  2. 这个很简单,但是很全面的网路资料,大家快看看哦。-This is simple, but very comprehensive network of information, we quickly take a look oh.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:6.41kb
    • 提供者:张建平
  1. vb12

    0下载:
  2. 使用12路的ad转换器,可以实现的就是达到汇集12路到1路,分时服用。-The use of 12 road ad converter can be achieved is to achieve collection of 12 Road to a road, time-taking.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.17kb
    • 提供者:张建平
  1. LED_CONTROL

    0下载:
  2. 主要是74ls164的串行移位操作,其他的没有什么特别的地方。-Mainly 74ls164 serial shift operation, the other nothing special about it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.02kb
    • 提供者:张建平
  1. altpll0

    0下载:
  2. 锁相环的证实程序,可以在任何编译器中执行,但是要是TI公司的平台。-Confirmed by phase-locked loop process can be run on any compiler, but if TI' s platform。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.8kb
    • 提供者:张建平
  1. bucuo

    0下载:
  2. 这是关于用FPGA控制VGA显示的程序,下载到电路板上后,可以显示"不错"二字-This is about control of VGA display with the FPGA program downloaded to the circuit board, you can display " pretty good" word
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:54.79kb
    • 提供者:panyurong
  1. pptest

    0下载:
  2. 用VHDL编写的基于FPGA的乒乓球游戏,可以在de2实验板上直接运行-Prepared using VHDL-based FPGA' s table tennis game, you can run directly on de2 board experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:658.69kb
    • 提供者:dingxing
« 1 2 ... .15 .16 .17 .18 .19 3120.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭