CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 3152.53 .54 .55 .56 .57 ... 4323 »
  1. xinhaofashengqi

    0下载:
  2. 信号发生器.来个时钟就在显示在led -xinhaofashengqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:397.25kb
    • 提供者:syh
  1. lsd

    0下载:
  2. 流水灯 在数码管上来回显示,从左到右的.-lsd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:360.67kb
    • 提供者:syh
  1. TaxiCnter

    0下载:
  2. 用Xilinx91i模块,设计开发的出租车计价器,功能完整-Use Xilinx91i module design and development of the taxi meter, full-featured
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1008.6kb
    • 提供者:sunny
  1. RxTx

    0下载:
  2. Serial communication - RS232 Tx Rx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2kb
    • 提供者:theanimalix
  1. convolution_calculator_4_bits

    0下载:
  2. convolution is important and is widely used in digital signal processing.For example, in LTI system. Input two sequences of 8-bit 2 s complement signed numbers with length 2~8. the input values range is -128~127.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.22mb
    • 提供者:chen-che,wemg
  1. EDA

    0下载:
  2. 课程实验,VHDL语言实现半加器全加器,频率计等,共四个-eda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.27mb
    • 提供者:王丹
  1. chengfa-verilog

    1下载:
  2. booth乘法器verilog代码.利用移位和加法来实现乘法-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:137.88kb
    • 提供者:王林
  1. usb_blaster

    0下载:
  2. usb下载线usb_blaster,用于cpld\fpga等,刚刚调试完-usb download cable usb_blaster, for cpld \ fpga and so on, had just finished debugging. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.66mb
    • 提供者:张东
  1. AlteraDMAdetector

    0下载:
  2. altera DMA代码控制器,开发环境为QUARTUS-altera DMA controller code, development environment for QUARTUS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:198.66kb
    • 提供者:珍爱一生
  1. basedonFPGALCD

    0下载:
  2. 基于FPGA的LCD接口程序代码,可以在xilinx或altera开发板运行-FPGA-based LCD interface program code, you can run the xilinx or altera Development Board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:608.92kb
    • 提供者:珍爱一生
  1. sumadores

    0下载:
  2. Carry look ahead, sumador con acarreo de 32 bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.53kb
    • 提供者:xiskyta
  1. AD

    0下载:
  2. ad7667的高速采集程序,采样率800kbps,16位精度采样-ad7667 high-speed acquisition procedures, sampling rate of 800kbps, 16 bit accuracy sampling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:1.43kb
    • 提供者:王立
« 1 2 ... .47 .48 .49 .50 .51 3152.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭