CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 3229.30 .31 .32 .33 .34 ... 4323 »
  1. example7

    0下载:
  2. 基于NIOSI II 的UART的使用 希望对大家有用啊!!!欢迎下载啊-It s a NIOS II code for UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.53mb
    • 提供者:tom
  1. mfccmain

    0下载:
  2. It s about speech recognition to extract the features.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:586byte
    • 提供者:Ant
  1. ECE200_LAB4

    0下载:
  2. Control unit for DLX processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:55.35kb
    • 提供者:Raj Parihar
  1. charLCD

    0下载:
  2. 字符lcd程序 vhdl语言 quartus环境下实现-Character lcd program vhdl language quartus environment to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:306.25kb
    • 提供者:PETER
  1. HelloLED

    0下载:
  2. nios下实现helloled灯点亮 用vhdl语言编写 quartus环境实现-nios achieve helloled lamp lit environment with the vhdl language quartus to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.79mb
    • 提供者:PETER
  1. 8bitprocessor

    0下载:
  2. 用简单函数实现八位处理器的fpga程序 用vhdl语言编写 quartus环境实现-With the function to achieve eight-processor fpga program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:216.28kb
    • 提供者:PETER
  1. vhdl

    0下载:
  2. vhdl半加半减及全加器的实现即功能具体代码的编写-vhdl half-Canadian half-and full-adder function of the realization that the preparation of a specific code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.11kb
    • 提供者:肖海波
  1. 51-DDS

    0下载:
  2. 不仅包含FPGA源码还包含51单片机控制源码,已经实现DDS功能,绝对原创。-Includes not only the FPGA source code also includes a 51 SCM control source, has been achieved DDS functions, absolutely original.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.08mb
    • 提供者:张文琪
  1. cml

    0下载:
  2. 基于Verilog的数字基带通信系统 3. 项目描述:本系统为通信原理课程设计课题之一,用Verilog语言编写数字基带通信系统的应用程序,完成P=31的m序列的生成,并进行HDB3编码传输,在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics Communication Theory course des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:248.01kb
    • 提供者:chengmengli
  1. CPU_Core

    0下载:
  2. 这个是8051的内核,十分具有参考价值,可以直接使用-This is the 8051 core, a very useful reference can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2kb
    • 提供者:coolxgz
  1. vhdl

    0下载:
  2. vhdl 常见电路设计代码,组合逻辑,时序电路设计,状态机设计 -vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:56.61kb
    • 提供者:vhdl
  1. sineWave

    0下载:
  2. 在FPGA上产生正弦波输出, VHDL语言-In the FPGA to generate sine wave output, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1kb
    • 提供者:Jim Lai
« 1 2 ... .24 .25 .26 .27 .28 3229.30 .31 .32 .33 .34 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭