资源列表
CPUVHDL
- CPU+VHDL代码及详细注释\一个老外写的 200多行代码-CPU+ VHDL code and detailed notes \ a foreigner wrote more than 200 lines of code
v5_config
- xilinx v5的在线，上位机配置程序-xilinx v5 configuration
ami
- ami编解码程序,用VHDL语言编写的，仅供参考-AMI encode decode
mmi
- 手机mmi状态机，包括打电话、发短信、SAT-State machine of mmi of mobilephone, it s including Call, SMS, SAT etc.
code
- 代码文件夹： ARVI_FSM.v为顶层文件，用于模拟时用。 dataHex.dat 为模拟输入文件（只有10行，象征的意思。实际我们模拟时，dataHex.dat文件足有1个多GB） dataFormat.dat为输入文件对应的带格式的文件 使用modelsim模拟时，将dataHex.dat名字改为CPUContext.txt 结果: result.txt -Code folder: ARVI_FSM.v for top-level documen
EDAclock
- 基于verilog的fpga电子钟设计 有时分秒显示 及闹钟功能-Based on the electric clock verilog FPGA design into four modules that sometimes the alarm clock function determined.
dianziqing
- EDA设计，电子琴，适合使用QuartusII编译、执行、仿真----电子类同学专用-EDA design, flower, suitable for use QuartusII compiler, execution, simulation students dedicated electronics----
BCDADDER
- 一个关于BCDADDR的VHDL实例，对于VHDL语言的学习者很有帮助。-VHDL on the BCDADDR example, for very helpful VHDL language learners.
MUTICOUNT
- 一个关于计数器的VHDL实例，对于VHDL语言的学习者很有帮助。-VHDL on the counter example, the VHDL language learners helpful.
PULSEWIDTH
- 一个关于脉冲宽度的VHDL实例，对于VHDL语言的学习者很有帮助。-Pulse width on the VHDL example, the VHDL language learners helpful.
vga
- 一个关于VGA的VHDL实例，对于VHDL语言的学习者很有帮助。-On the VHDL examples VGA, for very helpful VHDL language learners.
verilog
- 完整数字频率计_verilog代码 涉及原理设计实现-Digital Cymometer _verilog complete code relating to the realization of the principle of design, etc.