CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 3466.67 .68 .69 .70 .71 ... 4323 »
  1. soc-gr0040-010309

    0下载:
  2. xsoc vhdl verilog risc cpu soc implementation in very liitle cpld or fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:396.76kb
    • 提供者:urga turg
  1. EPM240

    0下载:
  2. 一些vhdl例子,希望大家喜欢,初学者还请多指教。-Some examples of vhdl I hope you like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.28mb
    • 提供者:屈博
  1. jtd

    0下载:
  2. 本实验要完成任务就是设计一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块和七段码管中的任意两个来显示。系统时钟选择时钟模块的1KHz 时钟,黄灯闪烁时钟要求为2Hz,七段码管的时间显示为1Hz 脉冲,即每1s 中递减一次,在显示时间小于3 秒的时候,通车方向的黄灯以2Hz的频率闪烁。系统中用S1 按键进行复位。-To complete the tasks in this experiment is to design a simple traffic light controller, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:41kb
    • 提供者:卢陶
  1. keyboardverilog

    0下载:
  2. 键盘扫描verilog,键盘输入的扫描,用verylog语言编写-keyboard verylog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.47kb
    • 提供者:张强
  1. paobiao

    0下载:
  2. 一个用verilog编的时钟程序A clock with the procedures for verilog-A clock with verilog program for A clock with the procedures for verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:288.57kb
    • 提供者:lee
  1. szmiaobiao

    0下载:
  2.  应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效率。本文介绍一种以FPGA为核心,以VHDL为开发工具的数字秒表,并给出源程序和仿真结果。 -Application of VHDL language design digital systems, a lot of design work can be completed on the computer, thereby reducing system development time a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:612.9kb
    • 提供者:yyyyyy
  1. shift

    0下载:
  2. 用VHDL实现一个移位寄存器,是初学者需要掌握的一个简单的程序写法-Using VHDL realization of a shift register is available for beginners need a simple program written
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:282.24kb
    • 提供者:波波
  1. fangdouchengxu

    0下载:
  2. 是vhdl的防抖程序,十分简单,调用快捷!-Anti-shake is the vhdl procedure is very simple, quick call!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:232.21kb
    • 提供者:张宏伟
  1. honggongneng

    0下载:
  2. 是用quartus的调用宏功能!方便快捷-vhdl doors of the tri-state to achieve! Two-way input and output!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:225.91kb
    • 提供者:张宏伟
  1. cmd_state

    0下载:
  2. vhdl的三态门的实现!双向的输入输出!-vhdl doors of the tri-state to achieve! Two-way input and output!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:198.45kb
    • 提供者:张宏伟
  1. fpgatongxin

    0下载:
  2. 是fpga和单片机的通信方案,双向的数据传出!-Is a single-chip fpga and communications programs, two-way data reports!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:609.94kb
    • 提供者:张宏伟
  1. pll

    0下载:
  2. 是quartus2的仿真倍频电路,用于产生倍频时钟!-Is a multiplier circuit simulation quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:325.43kb
    • 提供者:张宏伟
« 1 2 ... .61 .62 .63 .64 .65 3466.67 .68 .69 .70 .71 ... 4323 »
搜珍网 www.dssz.com