搜索资源列表
8位加法器
- 8位加法器的原代码,主要内容下载看了就知道-Adder eight of the original code, read the main content downloaded know
8位加法器
- 很简单很实用的8位加法器VHDL源代码！
FPGA实现加法器
- 用按键控制选择进制，并用数码管显示
5位逐位加法器：
- 1、5位逐位加法器：
vhdl五位加法器
- vhdl五位加法器
我的加法器
- 简单的加法器，随机出题，简单判断答案是否正确，有利于新手看看。
浮点加法器
- 浮点加法器
eda四位加法器
- eda四位加法器
add(FLP).32位元的浮点数加法器
- 一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加,A 32-bit floating-point adder can be both within the IEEE 754 format to add value
VB简单的加法器
- VB加法器 一个较为简单的加法器 课堂作业 第一次编写的VB程序 较为简单程序的可读性不强-it is easy
32位超前进位加法器（verilog）
- 淘的32位超前进位加法器（verilog），已验证
小学生加法器设计
- java小应用程序开发，小学生加法器实现，包含友好界面，过程简洁，算法详细。-small application development, students achieve Adder, including friendly interface, simple process, the algorithm in detail.
adder_32
- 超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
常用加法器设计
- 采用Verilog设计的几种常用加法器。(several adder designed by Verilog)
超前进位加法器
- 8*8超前进位加法器，Verilog初学教程(file name is adder.v adder 8*8 bit)
4Bit超前进位加法器门级电路设计与仿真
- 用门级网表的方法对4Bit超前进位加法器门级电路连接关系用verilog语言进行描述(The connection relation of the gate level circuit of 4Bit carry adder is described in Verilog language with the method of gate level netlist)
16位超前进位加法器
- 16位超前进位加法器的报告，报告里面含有主代码测试代码仿真结果(16 bit forward adder)
同相端加法器和倒向端加法器
- 该资料为同相端加法器和倒向端加法器的mathcad计算文档(The data is Mathcad computing document of the same phase terminal adder and the backward end adder.)
编写一个4比特加法器
- 用Verilog编程实现一个4bit加法器(Write a program to implement a 4 bit-adder.)
si四位加法器
- 内含三个普通的四位加法器，adder，adder4-2，adder4-3(library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity full_adder is port( a,b,ci :in std_logic; s,co :out std_logic); end entity; architecture rtl of full_adder is begin s&