资源列表
dds_vhdl
- DDS的VHDL程序，相当好，值得下载，共享才是王道-DDS, VHDL program is quite good, worth downloading, sharing is king
fsk_tz
- vhdl实现FSK调制，本次毕业设计的数据速率 1.2kb/s，要求产生一个1.2kHz的正弦信号，对正弦信号每周期取100个采样点，因此要求产生3个时钟信号：1.2kHz（数据速率）、120kHz（产生1.2kHz正弦信号的输入时钟）、240kHz（产生2.4kHz正弦信号的输入时钟）。基准时钟已由一个外部时钟120MHz提供，要得到前面三种时钟，就需要首先设计一个模50的分频器产生240kHz信号，再设计一个二分频器，生产一个120kHz的信号，然后再前面的基础上再设计一个模100的分频器，
FPGA
- 无线通信FPGA设计[田耘等编著][程序源代码]-FPGA design of wireless communication [Tian Yun ed] [source code]
arm7_code
- arm7 代码分享,非常难得，请好好利用-Arm7 verilog code share with you
jpq
- 频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的高4位进行动态显示。小数点表示是千位，即KHz。-Frequency counter. 4 shows automatically based on the count of seven decimal automatically select 4 of the valid data for dynamic display. Decimal point, said one thousand, that is, KHz,.
Verilog-HDL-digital-system-design
- Verilog HDL数字系统设计教程,其中对Verilog HDL语言的语法，FPGA的结构及其应用作了详细的讲解-Verilog HDL digital system design introduces the Verilog HDL language and the FPGA function including syntax ,FPGA frame and application and so on
mycpu1.2
- 一个简单的cpu，包含各个部件，实现基本功能。-Simple CPU, to achieve the basic functions.
jiaotongdeng
- vhdl交通灯程序，根据需要设置黄色信号灯运行的时间，根据需要设置红色及绿色信号灯运行的时间-vhdl traffic light program, according to the need to set the yellow signal run time, according to the need to set the red and green signal lights running time
0809
- 0809的vhdl程序，0809的8位转换数据输出，便于初学者学习-Vhdl program of 0809, 0809 8 conversion data output, easy for beginners to learn
50M-1
- VHDL语言。。如何实现50MHz分频为1Hz，的用意应该是考核你的4M如何分出来，注意看我的注释-VHDL language. . How to achieve 50MHz sub-band is 1Hz, the intention is assessing your 4M how to sub-out, pay attention to my comment
create_crc_table
- 该程序是实现24bitsCRC编码的造表过程，因为CRC编码采用查表方式实现，所以得提前造好相应的查找表-The program is achieve 24bitsCRC encoding table-making process, because CRC coding using look-up table to achieve well in advance so you have the appropriate look-up table
MAX1487-MAX491_cn
- MAX1487到MAX491的芯片资料（中文版），其中包括MAX489-MAX1487 MAX491 chip data (Chinese Edition), including the MAX489