CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .12 .13 .14 .15 .16 3017.18 .19 .20 .21 .22 ... 4323 »
  1. fpga-project

    0下载:
  2. de2 board based counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:313.85kb
    • 提供者:shayan
  1. jtd

    0下载:
  2. 十字路口的交通灯控制系统,用实验平台上的LED发光二极管显示车辆通过的方向(东西和南北各一组),用数码管显示该方向的剩余时间。要求:工作顺序为东西方向红灯亮45秒,前40秒南北方向绿灯亮,后5秒黄灯亮。然后南北方向红灯亮45秒,前40秒东西方向绿灯亮,后5秒黄灯亮。依次重复。有紧急事件时允许将某方向一直开绿灯或者开红灯,另外允许特定情况两方向均为红灯,车辆禁行,比如十字路口恶*通事故时,东西,南北两个方向均有两位数码管适时显示该方向亮灯时间。-Crossroads traffic light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:491.74kb
    • 提供者:黄黄
  1. zedboard_water_flow

    0下载:
  2. xilinx的刚出板子zedboard,资料不是很多。网上也有些人做出了一些Demo。但作为新手,在操作过程中会出现各种问题。这是我做的一个Demo 的源码,和前辈一样,做了个流水灯的实验。-of xilinx' s just left the board zedboard, information is not a lot. Online some people make some Demo. However, as a novice, during operation there wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-04
    • 文件大小:4.11mb
    • 提供者:zhaojkun
  1. uart-from-opencores.rar

    0下载:
  2. urat from serial to parallel ,urat from serial to parallel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:9.04kb
    • 提供者:sakthivel.p
  1. anolog_conversion.rar

    0下载:
  2. analog to digital data conversion using vhdl,analog to digital data conversion using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:2kb
    • 提供者:sakthivel.p
  1. Carpma

    0下载:
  2. integer multiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:82.74kb
    • 提供者:alparslansen
  1. shift

    0下载:
  2. “双向”指的是加1还是减1操作,可以用语句 if dir=’1’ then … else实现; “异步清零”指的是只要reset为高电平,立即清零,而不需要等待时钟脉冲(计数脉冲)到来; “同步时钟使能”是指当enable有效时还不能立即把内部输出值加载到锁存器的数据端,而是需要等到下一个时钟,在时钟信号的控制下再相应。 -" Two-way" means plus or minus 1 operation, with a statement if dir = &#
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:232.38kb
    • 提供者:shuang
  1. shift

    0下载:
  2. VHDL写的移位寄存器,可以应付老师的检查,能下载到板子上跑-Shift register can be written in VHDL the teacher checks payable can be downloaded to the board ran
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:2.14kb
    • 提供者:胡恒
  1. sd_vga_photo

    0下载:
  2. 深入浅出玩转FPGA DIY数码相框工程源码-Layman Fun the FPGA DIY digital photo frame engineering source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-11
    • 文件大小:7.87mb
    • 提供者:李世鹏
  1. fpga--OV7670-code

    0下载:
  2. fpga 对OV7670的硬件初始化 希望对你有点帮助-ov7670 initialized code in fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:106.54kb
    • 提供者:wangzao
  1. FinalCPU

    0下载:
  2. 用VHDL语言编写的简单CPU程序,实现了加减乘除和移位功能。-a simple CPU program writen by VHDL language , it realizes the add, subtract, multiply ,divide and shift function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:471.04kb
    • 提供者:myw
  1. SingleCycleCPU.zip

    0下载:
  2. A complete single cycle cpu written in verilog. (Including test modules),A complete single cycle cpu written in verilog. (Including test modules)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:15.76kb
    • 提供者:Aria
« 1 2 ... .12 .13 .14 .15 .16 3017.18 .19 .20 .21 .22 ... 4323 »
搜珍网 www.dssz.com