CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 2923.24 .25 .26 .27 .28 ... 4323 »
  1. me

    0下载:
  2. quartus软件编写的曼彻斯特编码的vhdl 源程序-the Quartus software development, Manchester encoding vhdl source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:1.28kb
    • 提供者:liuliuliu
  1. encoder_1553

    0下载:
  2. quartus软件编写,1553总线编码的程序-The quartus Software written in 1553 encoding program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:1.19kb
    • 提供者:liuliuliu
  1. decoder_1553

    0下载:
  2. quartus软件编写,1553总线解码程序,采用vhdl语言-the quartus software written 1553 bus decoding procedures, vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1.27kb
    • 提供者:liuliuliu
  1. ed8b10b_example

    0下载:
  2. vhdl语言编写,quartus软件调试,8b10b编码的源程序-VHDL language, Quartus software debug, 8b10b encoded source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1.96kb
    • 提供者:liuliuliu
  1. enc_8b10b

    0下载:
  2. 8b10b编码的源程序,用vhdl语言编写-8b10b encoded source, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:2.03kb
    • 提供者:liuliuliu
  1. yibuchuanxingjiekou

    0下载:
  2. 能进行异步全双工串行通信的模块,该模块以固定的串行数据传送格式收发数据。每帧数据共10 位,其中1 位启动位,8 位数据位,1 位停止位。模块发送的数据由PC 端的串口调试助手接收,要求能发送数字和中文(一首古诗,在FPGA内采用ROM 的方式存储中文内码),并能进行切换。模块接收PC 端串口调试助手发送的16 进制数据,可按10 进制方式显示到LED 上。-Asynchronous full-duplex serial communications module can be performe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2.72mb
    • 提供者:王婷
  1. fpga_dsp_simple

    0下载:
  2. dsp和fpag通信的测试程序,包含整个工程和signaltap测试信号。-the the dsp and fpag communications test procedures, including the entire the engineering and signaltap test signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:5.2mb
    • 提供者:20078934
  1. hanshufashengqi

    0下载:
  2. 设计一个函数发生器,用VHDL语言实现。可以实现正弦、余弦等多种函数的波形-Design a function generator using VHDL. You can achieve a variety of functions such as sine, cosine waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:4.42mb
    • 提供者:王婷
  1. Ex11_LCD1602

    0下载:
  2. FPGA LCD1602 VDHL源码-FPGA LCD1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:329.33kb
    • 提供者:林冲
  1. duoweishumaguan

    0下载:
  2. 通过该程序可是用矩阵键盘实现对多位数码管的控制,让多位数码管显示想要的数字,智能方便。-Through the program but realize the control of the number of digital tube with the matrix keyboard, make a number of digital tube display to digital, intelligent and convenient.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:326.02kb
    • 提供者:王锐
  1. DIV

    0下载:
  2. 奇偶分频,输入方波信号与分频系数,则输出分频后方波-Parity divider input square wave signal with the frequency division factor, output frequency division behind the wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:4.7mb
    • 提供者:august
  1. lcd

    0下载:
  2. LCD_1602(VHDL)显示自定义字符“贾”,显示通讯状态“send”和“recieve”,状态机,结构简单易读稳定,非常适合初学者。此程序已在altera开发板运行成功。-LCD_1602 (VHDL) custom character " Jia" , the communication status " send" and " recieve the state machine, easy-to-read structure stable, v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:4.26mb
    • 提供者:jiazhaorong
« 1 2 ... .18 .19 .20 .21 .22 2923.24 .25 .26 .27 .28 ... 4323 »
搜珍网 www.dssz.com