CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 3049.50 .51 .52 .53 .54 ... 4323 »
  1. verilog-learning-of-HuaWei

    0下载:
  2. 华为公司学习verilog的资料,绝密资料,想学习verilog编程,想学习FPGA,想以后进华为公司的都可以看看。-Huawei learning verilog information, confidential information, want to learn verilog programming, want to learn FPGA, think later into the Huawei can see.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:272.21kb
    • 提供者:
  1. sale22222222

    0下载:
  2. fpga verilog语言写的自动售货机-fpga verilog language written vending machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:393.76kb
    • 提供者:汤旭
  1. lcd1602

    0下载:
  2. FPGA控制1602显示,内含vegilog程序-FPGA control 1602, the program includes vegilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:551.12kb
    • 提供者:bodao
  1. DDS

    0下载:
  2. FPGA产生DDS,未使用IP核,内含VERILOG程序-FPGA generates DDS, unused IP core, containing VERILOG program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:572.28kb
    • 提供者:bodao
  1. example8-SigKeyCheck

    0下载:
  2. 键盘消抖 键盘消抖 来至于青创电子-Keyboard Keyboard debounce debounce keyboard debounce keyboard debounce
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:287.97kb
    • 提供者:李荣华
  1. aes_pipe

    0下载:
  2. 流水线AES加密VHDL代码,代码规范,值得参考- The VHDL code of Pipelined AES encryption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:12.31kb
    • 提供者:wughui
  1. CRC32

    0下载:
  2. CRC-32的VHDL程序。处理位宽为32位。-32 CRC-32 VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.33kb
    • 提供者:梁洋
  1. VHDL-CODE-for-adder-and-subtractor

    0下载:
  2. vhdl code for implementation of adder and subtractor on fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:13.55kb
    • 提供者:kuldeep
  1. Using-Behavioural-Style

    0下载:
  2. vhdl code for implementation of multiplexer and demultiplexer on fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:12.51kb
    • 提供者:kuldeep
  1. led

    0下载:
  2. 采用并行算法实现流水灯设计,其中top_module是顶层文件。-Flash light by parallel algorithm design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.44kb
    • 提供者:许雷
  1. lcd_system

    0下载:
  2. LCD显示工程,其中包含了顶层文件和各个底层文件-LCD display project, which contains the top-level document and all underlying file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.14mb
    • 提供者:许雷
  1. OV7670-initial

    0下载:
  2. 采用OV7670获取图像,并用IIC总线传输。里面有详细解释-Image obtained using the OV7670 , and use IIC bus. There are detailed explanations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.98kb
    • 提供者:许雷
« 1 2 ... .44 .45 .46 .47 .48 3049.50 .51 .52 .53 .54 ... 4323 »
搜珍网 www.dssz.com