CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 2885.86 .87 .88 .89 .90 ... 4323 »
  1. serial

    0下载:
  2. 基于FPGA的串口程序,Verilog语言编写,程序完整-FPGA-based serial procedures, Verilog language, the program integrity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:970.97kb
    • 提供者:toutoublue
  1. lcd_zifu

    0下载:
  2. 字符型液晶显示屏的完整程序,用Verilog编写,是FPGA设计中不可缺的一个环节-Character LCD display complete program written with Verilog, FPGA design is an essential part of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:109.37kb
    • 提供者:toutoublue
  1. DE2_user_manual_cn.pdf

    0下载:
  2. altera de2中文手册:de2提供了实用altera cyclone 2开发高级数字产品需要的所有模块.此为对应用户指南,在30分钟里面,可以浏览许多参考设计.-de2 user manual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.93mb
    • 提供者:jl
  1. timing_analysis_1.pdf

    0下载:
  2. altera 公司有关time analysis 的文档...对于verilog初学者以及编程格式规范化有很大的帮助.-altera company documents on time analysis ... beginners and verilog programming format for the standardization of great help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.5mb
    • 提供者:jl
  1. FPGAandDSP_Builder.pdf

    0下载:
  2. 某重点大学内部培训verilog和hdl的手册(用于电子竞赛),非常详细具体,对于初学者来说有非常大的帮助-House training a key university and hdl verilog manual (for electronic contest), very detailed and specific, for the beginners have a very big help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.49mb
    • 提供者:jl
  1. frequence

    0下载:
  2. VHDL语言频率计的设计,分为三个模块,计数模块和16位寄存器模块还有时序控制模块。-VHDL, the design of frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:周佳佳
  1. 8Adaptive_filters

    0下载:
  2. adaptive filter basics and implementation in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.62mb
    • 提供者:pehraj
  1. songer

    0下载:
  2. 利用VHDL语言,可以实现播放音乐的功能-Using VHDL language, can achieve the function of music
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:244.9kb
    • 提供者:吕韬
  1. vhdl_speedway_f07_9_2_2_0

    0下载:
  2. Introduction to VHDL about basic program-Introduction to VHDL about basic program..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:385.5kb
    • 提供者:reef
  1. hanzigundongxianshi

    0下载:
  2. FPGA汉字滚动显示 1)用8×8点阵显示屏滚动显示至少4个汉字; 2)可以用拨码开关控制左、右滚动显示。 -Chinese scroll FPGA 1) 8 × 8 dot matrix display with a scroll at least 4 characters 2) can be DIP switch control the left and right scroll.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:369.81kb
    • 提供者:唐晓明
  1. jiaotongdengkongzhiqi

    0下载:
  2. 设计一个用于十字路口的交通灯控制器。 基本要求: 东西和南北方向各有一组红、黄、绿灯用于指挥交通,红、黄、绿的持续时间分别为25s,5s,20s。 当有紧急情况(如消防车)时,两个方向均为红灯亮,计时停止,当特殊情况结束后,控制器恢复原来状态,正常工作。 一组数码管,以倒计时方式显示两个方向允许通行或禁止通行的时间。 -Design a controller for a traffic light intersection. Basic requirements: north-s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:137.49kb
    • 提供者:唐晓明
  1. DSP_h264_VariableBlockSize

    0下载:
  2. 這是用verilog HDL實現H.264可變block大小的源碼。為了使其能在FPGA上運作,還加入了我自己的改善。-A verilog HDL code for H.264 with variable block size and my own improvement.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:256.27kb
    • 提供者:Chung-Hao Wu
« 1 2 ... .80 .81 .82 .83 .84 2885.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com