CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 2928.29 .30 .31 .32 .33 ... 4323 »
  1. AD0804LC

    0下载:
  2. adc0804的8位数模转换器,在FPGA中可移植性较高-adc0804 8-bit DAC, high portability in the FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:492.84kb
    • 提供者:张国成
  1. modelsim_tut[1]

    0下载:
  2. EDA仿真器modelsim的学习指导。-modelsim totorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:492.88kb
    • 提供者:zmm
  1. FIFO

    0下载:
  2. 用VHDL语言实现一种异步FIFO,并做时序仿真和功能仿真检验正确性。-Achieve an asynchronous FIFO using VHDL language, and do functional simulation and timing simulation test accuracy.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:492.88kb
    • 提供者:zk
  1. l2woM1Nz

    0下载:
  2. 一些比较实用的例子,希望能给大家带来帮助。-Some more practical examples, we hope that they will be helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:492.91kb
    • 提供者:晓贞
  1. traffic_light

    1下载:
  2. 设计一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块来显示。系统时钟选择时钟模块的1Hz时钟,黄灯闪烁时钟要求为1Hz,红灯15s,黄灯5s,绿灯15s。系统中用CPU板上的复位按键进行复位。(Design a simple traffic light controller, traffic lights show the use of the experimental box traffic lights module to display. System clock select cl
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:493kb
    • 提供者:qscf
  1. HYJlib

    0下载:
  2. 对M25p64caozuo操作FLASH M25p64,具有读写擦除功能。可仿真,验证通过。(Operation FLASH M25p64, with read, write, erase function. Simulation, verification, through.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:493kb
    • 提供者:haoyajiao
  1. xapp585

    0下载:
  2. LVDS并行数据传输,来自XILINX官网(LVDS Parallel Data Transfer)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:493kb
    • 提供者:lichen28
  1. uartest

    0下载:
  2. uart发送模块测试,包含波特率转换和uart发送模块。系统时钟为50M。-uart transmit module test, including the baud rate conversion and the uart send module. The system clock is 50M.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:493.14kb
    • 提供者:蒋沪生
  1. fifo

    0下载:
  2. 本文档是一个异步FIFO设计的完整工程,利用modelsim仿真软件,分不同的模块-This document is the complete works of an asynchronous FIFO design, the use of the modelsim simulation software, divided into different modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:493.25kb
    • 提供者:yanjiajun
  1. keyboard

    0下载:
  2. 用VHDL硬件描述语音实现键盘控制操作,该代码在FPGA中经过了严格的运行调式-With VHDL keyboard control realization of hardware descr iption speech, the code in the FPGA through strict operation mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:493.4kb
    • 提供者:jiajinying
  1. E8051_256

    1下载:
  2. This contains the main-level VHDL files required for an example complete, ready-to-use, FPGA/ASIC 8051 microcontroller. The corresponding main schematic can be found in the Schematics folder, and a technical descr iption of the e8051 core inter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-01
    • 文件大小:493.45kb
    • 提供者:h_j_tel
  1. yz

    0下载:
  2. LCD字符控制显示器设计,显示学号和姓名-Character LCD control display design, student number and name display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:493.48kb
    • 提供者:苏黎世
« 1 2 ... .23 .24 .25 .26 .27 2928.29 .30 .31 .32 .33 ... 4323 »
搜珍网 www.dssz.com